[实用新型]在SOI衬底上形成的半导体器件有效
| 申请号： | 201920069009.6 | 申请日： | 2019-01-15 |
| 公开（公告）号： | CN209298120U | 公开（公告）日： | 2019-08-23 |
| 发明（设计）人： | 赵勇洙 | 申请（专利权）人： | DBHiTek株式会社 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/06;H01L29/417;H01L29/423 |
| 代理公司： | 上海和跃知识产权代理事务所(普通合伙) 31239 | 代理人： | 余文娟 |
| 地址： | 韩国首尔*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了一种在SOI衬底上形成的半导体器件。半导体器件包括：第一有源区，其包括源区和与源区在沟道长度方向上间隔开的漏区；与第一有源区在沟道宽度方向上间隔开的第三有源区；被配置为连接第一有源区和第三有源区并且具有比第一有源区窄的宽度的第二有源区；设置在第一有源区上的栅电极；以及设置在第一有源区和第三有源区之间的隔离区。 | ||
| 搜索关键词： | 源区 半导体器件 衬底 沟道宽度方向 隔离区 栅电极 沟道 漏区 配置 | ||
【主权项】：
1.半导体器件包括：第一有源区，其包括源区和与所述源区在沟道长度方向上间隔开的漏区；第三有源区，其与所述第一有源区在沟道宽度方向上间隔开；第二有源区，其配置为连接所述第一有源区和所述第三有源区并且具有比所述第一有源区窄的宽度；栅电极，其设置在所述第一有源区上；以及隔离区，其设置在所述第一有源区和所述第三有源区之间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于DBHiTek株式会社，未经DBHiTek株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201920069009.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
