[发明专利]一种堆叠纳米线或片CMOS器件制备方法有效
| 申请号： | 201911032769.0 | 申请日： | 2019-10-28 |
| 公开（公告）号： | CN110729248B | 公开（公告）日： | 2021-09-14 |
| 发明（设计）人： | 李永亮;程晓红;马雪丽;王晓磊;杨红;王文武 | 申请（专利权）人： | 中国科学院微电子研究所 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L27/092;H01L29/06 |
| 代理公司： | 北京知迪知识产权代理有限公司 11628 | 代理人： | 王胜利 |
| 地址： | 100029 *** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种堆叠纳米线或片CMOS器件制备方法，包括以下步骤：提供半导体衬底，其包括N阱区和P阱区；在半导体衬底上制备纳米线或片沟道；在纳米线或片沟道上形成栅极介质层，并在N阱区和P阱区的栅极介质层上依次形成第一金属层、第二金属层和第三金属层；高选择比去除P阱区形成的第一金属栅极，并去除N阱区的栅极介质层上形成的第三金属层；在N阱区的第二金属层上，以及P阱区的栅极介质层上依次形成第四金属层、第五金属层和第六金属层；在第六金属层的上沉积第七金属层；能够在较小的范围内完成栅极介质层和第一金属栅极或第二金属栅极的填充；并且，第一金属栅极和第二金属栅极的制备材料不同，能够满足NMOS、PMOS器件不同性能的需要。 | ||
| 搜索关键词： | 一种 堆叠 纳米 cmos 器件 制备 方法 | ||
【主权项】：
1.一种堆叠纳米线或片CMOS器件制备方法，其特征在于，包括以下步骤：/n提供半导体衬底，所述半导体衬底包括N阱区和P阱区；/n在所述半导体衬底上制备纳米线或片沟道；/n在所述纳米线或片沟道上形成栅极介质层，并在所述N阱区和P阱区的栅极介质层上形成第一金属栅极，其中，所述第一金属栅极包括第一金属层、第二金属层和第三金属层；/n高选择比去除所述P阱区的栅极介质层上形成的所述第一金属栅极，并高选择比去除所述N阱区的栅极介质层上形成的第三金属层；/n在所述N阱区的第二金属层上，以及所述P阱区的栅极介质层上形成第二金属栅极；其中，所述第二金属栅极包括第四金属层、第五金属层和第六金属层；/n在所述第六金属层的上沉积第七金属层。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所，未经中国科学院微电子研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201911032769.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
