[发明专利]一种快速寻找NAND闪存最佳重读电压的方法在审
| 申请号： | 201910722462.7 | 申请日： | 2019-08-06 |
| 公开（公告）号： | CN110797068A | 公开（公告）日： | 2020-02-14 |
| 发明（设计）人： | 原顺 | 申请（专利权）人： | 广州妙存科技有限公司 |
| 主分类号： | G11C16/26 | 分类号： | G11C16/26;G11C16/34 |
| 代理公司： | 44205 广州嘉权专利商标事务所有限公司 | 代理人： | 郑晨鸣 |
| 地址： | 510663 广东省广州市*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提出一种快速寻找NAND闪存最佳重读电压的方法，包括以下步骤：A、分别确定在所有可能的读电压值下，NAND闪存中的至少一页中的所有数据出现位反转的数量；B、将出现最小位反转数量所对应的一个或多个读电压值设置为第一读电压数据集，并且将第一读电压数据集中的所有数据值的中值作为最佳重读电压；C、若所述最佳重读电压在所述NAND闪存中重读电压范围内，则将所述最佳重读电压应用到所述NAND闪存。 | ||
| 搜索关键词： | 读电压 位反转 电压应用 快速寻找 数据集中 数据集 | ||
【主权项】：
1.一种快速寻找NAND闪存最佳重读电压的方法，其特征在于，包括以下步骤：/nA、分别确定在所有可能的读电压值下，NAND闪存中的至少一页中的所有数据出现位反转的数量；/nB、将出现最小位反转数量所对应的一个或多个读电压值设置为第一读电压数据集，并且将第一读电压数据集中的所有数据值的中值作为最佳重读电压；/nC、若所述最佳重读电压在所述NAND闪存中重读电压范围内，则将所述最佳重读电压应用到所述NAND闪存。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广州妙存科技有限公司，未经广州妙存科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910722462.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种快速寻找NAND闪存最佳重读电压的方法-201910722462.7
- 原顺 - 广州妙存科技有限公司
- 2019-08-06 - 2020-02-14 - G11C16/26
- 本发明提出一种快速寻找NAND闪存最佳重读电压的方法，包括以下步骤：A、分别确定在所有可能的读电压值下，NAND闪存中的至少一页中的所有数据出现位反转的数量；B、将出现最小位反转数量所对应的一个或多个读电压值设置为第一读电压数据集，并且将第一读电压数据集中的所有数据值的中值作为最佳重读电压；C、若所述最佳重读电压在所述NAND闪存中重读电压范围内，则将所述最佳重读电压应用到所述NAND闪存。
- 用于非易失性存储器装置的操作参数的快速适应性整理-201610036707.7
- G.沙 - 桑迪士克科技有限责任公司
- 2016-01-20 - 2020-02-14 - G11C16/26
- 随着存储器装置的规模减小，控制器可以基于一块已经经历的损耗量对于不同块使用不同组的整理值以用于读取/编程/擦除操作。为了促进该过程，当控制器发出命令的序列时，用于操作的一组参数被初始地转移到通常用于用户数据的锁存器中，在此之后当进行操作时它们被转移到用于保持参数的寄存器中。这允许以最少的时间损失更新读取、写入和擦除参数，并且在高速运转中允许更加频繁地改变这些整理值而不需要在存储器电路上增加额外的寄存器。
- 一种多层单元NAND闪存-201921361291.1
- 陈惕生;耿志远 - 本征信息技术(上海)有限公司
- 2019-08-21 - 2020-02-11 - G11C16/26
- 本实用新型提供了一种多层单元NAND闪存，与不同位线连接的NAND串连接至不同的源极线，源极线连接至对应的源极电压选择器，所有的源极电压选择器的电压输入端连接至一个或多个源极电压生成器。源极电压选择器的输入参数端可连接至对应的位线感测电路的锁存器模块。
- 数据保护方法、存储器控制电路单元及存储器存储装置-201610080845.5
- 杨凯翔 - 群联电子股份有限公司
- 2016-02-05 - 2020-02-07 - G11C16/26
- 本发明提供一种数据保护方法、存储器控制电路单元及存储器存储装置。此方法包括在存储器存储装置被致能后的初始化作业期间，反复从第一实体抹除单元的第一实体程序化单元读取数据，其中第一实体程序化单元为存储器存储装置断电前最后被程序化的实体程序化单元。此方法也包括倘若每次所读取数据的错误比特数目不大于错误比特数门槛值，并且读取第一实体程序化单元的次数大于预定次数，根据第一实体程序化单元更新逻辑‑实体映射表。因此，可避免从不稳定的实体程序化单元中读取到不可校正的数据。
- 存储器系统和用于优化读取阈值的方法-201910667080.9
- 张帆;蔡宇;熊晨荣;吕宣宣 - 爱思开海力士有限公司
- 2019-07-23 - 2020-02-04 - G11C16/26
- 本发明提供一种存储器系统，该存储器系统包括存储器装置和控制器。控制器使用多个读取阈值条目对存储器装置的读取数据集执行测试读取操作，并且基于测试读取操作的结果确定哪些读取阈值条目为好读取阈值条目。控制器基于测试读取操作的结果在多个读取阈值条目之中选择最佳读取阈值条目，将读取数据集划分为由最佳读取阈值条目可解码的好数据集和由最佳读取阈值条目不可解码的坏数据集，并且将坏数据集设置为新读取数据集。
- 非易失性存储器装置-201920605261.4
- G·卡姆帕尔多;R·安农齐亚塔;P·祖里亚尼 - 意法半导体股份有限公司
- 2019-04-29 - 2020-02-04 - G11C16/26
- 本实用新型的实施例涉及非易失性存储器装置。一种非易失性存储器装置具有与连接到存储器单元的位线相关联的电路分支。当读取存储器单元时，在预充电步骤中，对位线进行预充电。在特性漂移步骤中，存储器单元被激活，并且电流源被激活以向第一位线提供漂移电流，并且基于存储在存储器单元中的数据来引起位线进行充电或放电。在检测步骤中，电流源被去激活，存储器单元被去耦，并且位线耦合到比较器级的输入，该比较器级将位线上的电压与参考电压进行比较，以提供指示存储在存储器单元中的数据的输出信号。
- 一种norflash的读取控制电路和方法-201610956935.6
- 陈恒;方励;温浪明 - 珠海格力电器股份有限公司
- 2016-10-26 - 2020-01-31 - G11C16/26
- 本发明涉及一种norflash的读取控制电路和方法，读取控制电路包括门控时钟电路、延时控制器、数据选择器，门控时钟电路，用于在低频情况下，产生读取触发信号；延时控制器，用于在高频情况下，产生读取触发信号；数据选择器的输入端连接所述门控时钟和延时控制器的输出端，选择输出所述读取触发信号至norflash。本发明norflash读取控制电路和方法，实现CPU工作在更低频率而不损失执行效率，同时支持CPU工作在高频率，实现CPU工作在不同的频率下，达到flash读取的最高效率。
- 芯片中的DIE ID的读取电路以及芯片-201610255945.7
- 梁波;王琦;刘元 - 华为技术有限公司
- 2016-04-23 - 2020-01-31 - G11C16/26
- 本发明公开了一种芯片中的裸片标识的读取电路，所述读取电路包括：芯片损坏检测电路、开关选择器、熔丝控制器以及熔丝器件；熔丝器件存储DIE ID；熔丝控制器读取熔丝器件中的DIE ID；芯片损坏检测电路检测芯片中的处理器是否能够正常工作以得到检测结果，并将检测结果通知开关选择器；开关选择器在检测结果为处理器能正常工作时，将处理器与熔丝控制器连通以选择通过处理器控制熔丝控制器读取熔丝器件中的DIE ID，并在检测结果为处理器不能正常工作时，将位于芯片之外的维护设备与熔丝控制器连通以选择通过维护设备控制熔丝控制器读取熔丝器件中的DIE ID。上述电路能够在处理器不能正常工作时，依然能够读取DIE ID。
- 半导体装置以及半导体存储器中的消去次数的检索方法-201410514791.X
- 松本拓也;宫崎聪司;前田智行 - 拉碧斯半导体株式会社
- 2014-09-30 - 2020-01-24 - G11C16/26
- 本发明涉及能从半导体存储器高速地检索消去次数最小的区块的半导体装置以及半导体存储器中的消去次数的检索方法。本发明根据检索开始命令，生成由每个区块的地址的系列构成的读出地址信号，通过将该读出地址信号供给到区块管理存储器，从而从区块管理存储器连续地读出与各区块对应的消去次数数据片的系列。然后，在从区块管理存储器读出的消去次数数据片示出比最小消去次数数据片小的消去次数的情况下，导入并保持该消去次数数据片，将其作为上述最小消去次数数据片输出，并且导入并保持读出地址信号，将由该读出地址信号示出的地址作为最小消去次数地址输出。
- 一种用于超高速非易失性存储器的精准读时序控制电路-201610218419.3
- 郭家荣 - 上海电机学院
- 2016-04-08 - 2020-01-24 - G11C16/26
- 本发明公开了一种用于超高速非易失性存储器的精准读时序控制电路，包括：缓冲器电路，用于将时钟信号进行缓冲放大提高其带负载的能力；感应放大器电路，用于将存储器的信息转化为数字电压；可调延迟单元，用于在延迟控制信号的控制下将输入信号延迟后输出；参考脉冲发生器，用于在每个读周期产生参考脉冲；鉴相器，用于将参考脉冲与读路径中的最长延时进行相位比较以输出延迟控制信号至可调延迟单元,通过本发明，可以解决超高速非易失性存储器中时序很难精准控制的问题。
- 数据读出装置及半导体装置-201410742815.7
- 渡边考太郎;见谷真 - 艾普凌科有限公司
- 2014-12-09 - 2020-01-10 - G11C16/26
- 本发明题为数据读出装置及半导体装置。本发明提供能够防止非易失性存储元件的数据读出中的误写入的数据读出装置。本发明的数据读出装置包括：伪读出电路，具备写入电压比数据读出电路的非易失性存储元件低的非易失性存储元件；以及状态检测电路，检测伪读出电路的非易失性存储元件的写入状态，构成为在数据读出中检测到伪读出电路的非易失性存储元件被误写入时，立即结束数据读出动作。
- 解码方法、存储器存储装置及存储器控制电路单元-201510304308.X
- 林纬;王天庆;赖国欣 - 群联电子股份有限公司
- 2015-06-05 - 2020-01-07 - G11C16/26
- 本发明提供一种解码方法、存储器存储装置及存储器控制电路单元。所述方法包括：根据第一软决策读取电压电平来读取多个第一存储单元以获得属于区块码的第一软决策编码单元；对所述第一软决策编码单元执行第一软决策解码程序；若所述第一软决策解码程序失败，根据第二软决策读取电压电平来读取所述第一存储单元以获得属于区块码的第二软决策编码单元，所述第一软决策读取电压电平与所述第二软决策读取电压电平之间的差值与所述第一存储单元的损耗程度有关；以及对所述第二软决策编码单元执行第二软决策解码程序。借此，可改善对于区块码的解码效率。
- 用于闪存的感测方法及其存储器元件-201410495646.1
- 龟井辉彦 - 旺宏电子股份有限公司
- 2014-09-25 - 2019-12-31 - G11C16/26
- 本发明公开了一种用于闪存的感测方法及其存储器元件，适用于在偶数位线与奇数位线之间的感测以改善每一位线对中独立感测的读取时间。所述连续感测方法通过在读取期间针对每一感测位线进行预充电时间节省而改良偶数/奇数位线独立感测的读取时间。在此方法中，将位线对的偶数位线与奇数位线两者预充电至预充电平。将所述奇数位线的电压电平维持于预充电平，且感测与偶数位线相关联的存储单元，以读取与所述偶数位线相关联的所述存储单元中所储存的数据。将偶数位线的电压电平放电至接地，且将所述奇数位线的所述电压电平维持于预充电平，并进行感测，以读取与奇数位线相关联的存储单元中所储存的数据。
- 非易失性存储器件及其操作方法-201410535549.0
- 周炳仁 - 爱思开海力士有限公司
- 2014-10-11 - 2019-12-27 - G11C16/26
- 一种非易失性存储器件包括：控制电路，其基于指示读操作的开始的读命令信号和就绪/忙信号产生集成激活信号，以及响应于集成激活信号来同时产生电压控制信号和路径控制信号；电压提供电路，其响应于电压控制信号来产生用来执行读操作的电压；以及路径控制电路，其响应于所述路径控制信号来控制至在其中执行读操作的存储单元阵列的电气路径连接。
- 用于存储及写入存储器操作参数的多重参数代码的设备及方法-201580026601.2
- 迪安·D·甘斯;丹尼尔·C·斯金纳 - 美光科技公司
- 2015-03-31 - 2019-12-13 - G11C16/26
- 本发明揭示用于写入及存储操作参数的参数代码且在所述参数代码之间进行选择以设定存储器的操作条件的设备及方法。一种实例设备包含第一模式寄存器及第二模式寄存器。所述第一模式寄存器经配置以存储同一操作参数的第一及第二参数代码。所述第二模式寄存器经配置以存储控制参数的参数代码，所述参数代码用以在所述第一参数代码与第二参数代码之间进行选择以针对所述操作参数设定当前操作条件。一种实例方法包含将操作参数的用于设定第一存储器操作条件的第一参数代码存储于第一寄存器中，且进一步包含将所述操作参数的用于设定第二存储器操作条件的第二参数代码存储于第二寄存器中。
- 非易失性存储器中的动态读取低谷搜索-201610320070.4
- 肯尼斯·路易;萧江华;戈皮纳特·巴拉克里希南;卡皮尔·韦曼;格里什马·沙赫 - 桑迪士克科技有限责任公司
- 2016-05-13 - 2019-12-03 - G11C16/26
- 公开了针对存储器单元确定动态读取电平。可以以参考电平对来读取存储器单元组。在以不同的参考电平读取组时对以参考电平对读取该组的结果进行比较。通过在以不同的参考电平读取组时对以参考电平对读取该组的结果进行比较，节省了时间。注意，可以针对其他参考电平对重复读取和比较。存储装置可以基于对不同参考电平对的结果的比较来确定经调节的读取电平。可以以参考电平的集合来读取存储器单元。一方面，在读取之间，字线上的电压不降低至接地，这节省了相当多的时间。
- 具有积分电容器的感测放大器以及操作方法-201510883691.9
- 陈映彰;阿努拉格·尼加姆;常·西奥 - 桑迪士克科技有限责任公司
- 2015-12-04 - 2019-12-03 - G11C16/26
- 描述了一种包括感测放大器的非易失性存储器，该感测放大器在读取操作期间将位线电压和感测放大器的输出保持在基本上恒定的电压。在预置阶段期间，耦接至选中的位线的感测放大器的输出端接地。在预置阶段期间对至少一个电容器预充电。在感测阶段期间，将感测放大器输出端与地断开连接、同时将存储器阵列偏置以对选中的存储器单元进行读取。通过至少一个电容器对得到的单元电流进行积分。经积分的单元电流将感测节点从预充电电平放电至基于得到的单元电流的准确的电压电平。
- 存储器的选择门驱动电路及其控制装置、控制方法-201510377793.3
- 罗光燕;倪昊;殷常伟;郑晓 - 中芯国际集成电路制造(上海)有限公司
- 2015-07-01 - 2019-12-03 - G11C16/26
- 本发明提供了存储器的选择门驱动电路及其控制装置、控制方法，所述驱动电路包括：第一NMOS管、第二NMOS管、第三NMOS管、第一PMOS管、第二PMOS管；所述第一NMOS管的栅极连接所述第一PMOS管的栅极，所述第一NMOS管的源极连接所述第三NMOS管的漏极，所述第一NMOS管的漏极连接所述第一PMOS管的漏极及所述第二NMOS管的栅极；所述第二NMOS管的源极连接所述第三NMOS管的源极，所述第二NMOS管的漏极连接所述第二PMOS管的漏极和第三NMOS管的栅极；所述第一PMOS管的源极连接所述第二PMOS管的栅极。采用上述方案，在存储器执行读操作时可以消除MOS管之间的竞争，正确地执行读过程。
- 一种非易失存储器的数据恢复方法和装置-201410688150.6
- 胡洪;洪杰;陈建梅 - 北京兆易创新科技股份有限公司
- 2014-11-25 - 2019-11-29 - G11C16/26
- 本发明提供了一种非易失存储器的数据恢复方法和装置，其中，所述非易失存储器的数据恢复方法，具体包括：在对非易失存储器中存储单元的读取操作的数据输出阶段，对所述读取操作对应存储单元进行数据恢复操作。本发明可以提高长期未进行擦除和数据恢复的区域中存储单元的数据可靠性，延长Flash的使用寿命。
- 一种高速感应放大器-201610496675.9
- 郭家荣 - 上海电机学院
- 2016-06-29 - 2019-11-26 - G11C16/26
- 本发明公开了一种高速感应放大器，包括参考电流模块、存储单元、比较器，高速感应放大器还包括：预充电电路，用于读出开始时对位线BL进行预先充电至参考电压；列译码器，用于完成选中单元的列译码；基准电压产生电路，用于产生读出时比较器所需的参考电压；基准嵌位保护电路，用于在预充电和读出过程中限制比较器两输入端的电压；等电位电路，用于在预充电结束时控制该比较器两输入端电压相等或电压差尽量小，本发明通过直接使用1.2V电源供电的预充电电路预充位线电压到1.2V电压级，取代了传统位线嵌位电路，不仅增强了位线电压，进而增大感应窗口，减少感应延迟，而且避免了位线电压稳定时间，从而提高了感应放大器的读取速度。
- 存储器装置-201610137236.9
- 桥本寿文;中野威 - 东芝存储器株式会社
- 2016-03-10 - 2019-11-22 - G11C16/26
- 本发明的实施方式提供一种可靠性高的存储器装置。实施方式的存储器装置包含：第1存储单元，设置在沿与半导体衬底交叉的方向延伸的半导体层的侧面上；以及控制器，控制对所述第1存储单元的写入动作；并且在第1编程动作后的第1验证动作时，在進行对所述第1存储单元的数据读取后，对所述半导体层进行充电。
- 专利分类
