[发明专利]基板结构和制造方法有效
| 申请号： | 201910669163.1 | 申请日： | 2015-09-08 |
| 公开（公告）号： | CN110491856B | 公开（公告）日： | 2023-09-29 |
| 发明（设计）人： | 林育圣;高草木贞道 | 申请（专利权）人： | 半导体元件工业有限责任公司 |
| 主分类号： | H01L23/498 | 分类号： | H01L23/498;H01L21/48;H01L23/373 |
| 代理公司： | 中国贸促会专利商标事务所有限公司 11038 | 代理人： | 周阳君 |
| 地址： | 美国亚*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及基板结构和制造方法。半导体封装。实现可以包括基板，其包括与电绝缘层耦合的金属底板和在与耦合到金属底板的电绝缘层的表面相对的电绝缘层的表面上耦合到电绝缘层的多个金属迹线。多个金属迹线可以包括至少两个不同的迹线厚度，其中迹线厚度是垂直于与金属底板耦合的电绝缘层的表面测量的。封装可以包括至少一个耦合到基板的半导体器件、封装功率电子器件和基板的至少一部分的模制化合物、以及与基板耦合的至少一个封装电连接器。 | ||
| 搜索关键词： | 板结 制造 方法 | ||
【主权项】：
1.一种形成功率电子器件的基板的方法，包括：/n将第一介电层耦合到陶瓷层的第一侧；/n将第二介电层耦合到与陶瓷层的第一侧相对的陶瓷层的第二侧；/n部分蚀刻铜层的第一表面以形成包括第一厚度和比第一厚度更厚的第二厚度的图案，第一厚度和第二厚度两者均垂直于与铜层的第一表面相对的铜层的第二表面测量；/n将铜层的第一表面与第一介电层耦合；/n将第二介电层耦合到金属底板；以及/n通过在第一厚度处蚀刻穿过铜层以及在第二厚度处蚀刻穿过铜层来在铜层中形成迹线，其中迹线包括两个不同的迹线厚度，其中迹线厚度是垂直于第一介电层测量的。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于半导体元件工业有限责任公司，未经半导体元件工业有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910669163.1/，转载请声明来源钻瓜专利网。
- 上一篇：集成电路装置
- 下一篇：一种适用于高压功率器件模块封装的DBC结构
