[发明专利]基板结构和制造方法

说明书

本发明涉及基板结构和制造方法。半导体封装。实现可以包括基板，其包括与电绝缘层耦合的金属底板和在与耦合到金属底板的电绝缘层的表面相对的电绝缘层的表面上耦合到电绝缘层的多个金属迹线。多个金属迹线可以包括至少两个不同的迹线厚度，其中迹线厚度是垂直于与金属底板耦合的电绝缘层的表面测量的。封装可以包括至少一个耦合到基板的半导体器件、封装功率电子器件和基板的至少一部分的模制化合物、以及与基板耦合的至少一个封装电连接器。

分案申请说明

本申请是中国申请号为201580060207.0、国际申请日为2015年09月8日的PCT申请PCT/US2015048969的、名称为“基板结构和制造方法”的发明专利申请的分案申请。

对相关申请的交叉引用

本申请是Lin等人于2014年11月6日提交的、现在未决的、申请序列号为14/534,482、标题为“Substrate Structures and Methods of Manufacture”的较早美国实用新型专利申请的部分继续申请，该申请的公开内容通过引用被完整地结合于此。

技术领域

本文档的各方面一般涉及用于半导体集成电路部件的基板结构。更具体的实现涉及用于功率模块的基板结构。

背景技术

用于半导体集成电路(诸如功率模块)的基板结构用于路由集成电路内部和外部的部件并使热量消散。直接接合铜(DBC)基板包括陶瓷层，其中铜层接合到一面或两面。绝缘金属基板(IMS)基板包括由薄的介电层(通常基于环氧树脂的层)和铜层覆盖的金属底板(baseplate)。

发明内容

半导体封装的实现可以包括：基板，其包括与电绝缘层耦合的金属底板和在与耦合到金属底板的电绝缘层的表面相对的电绝缘层的表面上耦合到电绝缘层的多个金属迹线。多个金属迹线可以包括至少两个不同的迹线厚度，其中迹线厚度是垂直于与金属底板耦合的电绝缘层的表面测量的。封装可以包括至少一个耦合到基板的半导体器件、封装功率电子器件和基板的至少一部分的模制化合物、以及与基板耦合的至少一个封装电连接器。

半导体封装的实现可以包括以下中的一个、全部或任何一个：

多个金属迹线中的每一个可以包括铜。金属迹线中的每个金属迹线可以包括镀覆到金属迹线的第二表面上的镍层、金层或镍和金层。

电绝缘层可以包括环氧树脂。

电绝缘层可以是绝缘金属基板(IMS)。

基板可以是直接接合铜(DBC)基板。

多个金属迹线可以包括两层或更多层，其中所述两层或更多层中的每一层具有与每个其它层的横截面宽度不同的横截面宽度。

至少一个封装电连接器可以是从模制化合物延伸出的销(pin)。

用于半导体器件的半导体封装的实现可以包括：基板，其包括金属底板，金属底板包括第一表面和与第一表面相对的第二表面；以及电绝缘层，其包括耦合到金属底板的第二表面的第一表面，其中电绝缘层具有与电绝缘层的第一表面相对的第二表面。封装还可以包括在金属迹线的第一表面处耦合到电绝缘层的第二表面的多个金属迹线，其中每个金属迹线具有与金属迹线的第一表面相对的第二表面。金属迹线中的至少一个可以具有沿着垂直于金属底板的第二表面的方向测量的、比也沿着垂直于金属底板的第二表面的方向测量的另一个金属迹线的厚度更大的厚度。封装还可以包括耦合到基板的半导体器件、封装半导体器件和基板的至少一部分的模制化合物、以及与基板耦合的至少一个封装电连接器。

半导体封装的实现可以包括以下中的一个、全部或任何一个：

多个金属迹线中的每个金属迹线可以包括铜。

金属迹线中的每一个可以包括镀覆到金属迹线的第二表面上的镍层、金层或镍和金层。