[发明专利]基板结构和制造方法有效
申请号: | 201910669163.1 | 申请日: | 2015-09-08 |
公开(公告)号: | CN110491856B | 公开(公告)日: | 2023-09-29 |
发明(设计)人: | 林育圣;高草木贞道 | 申请(专利权)人: | 半导体元件工业有限责任公司 |
主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L21/48;H01L23/373 |
代理公司: | 中国贸促会专利商标事务所有限公司 11038 | 代理人: | 周阳君 |
地址: | 美国亚*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 板结 制造 方法 | ||
1.一种形成功率电子器件的基板的方法,包括:
将第一介电层耦合到陶瓷层的第一侧;
将第二介电层耦合到与陶瓷层的第一侧相对的陶瓷层的第二侧;
部分蚀刻铜层的第一表面以形成包括第一厚度和比第一厚度更厚的第二厚度的铜层图案,第一厚度和第二厚度两者均垂直于与铜层的第一表面相对的铜层的第二表面测量;
将铜层的第一表面与第一介电层耦合,其中第一介电层和陶瓷层形成与第二厚度的铜层对应的一个或多个凹部;
将第二介电层耦合到金属底板;以及
通过以第一厚度蚀刻穿过铜层的第一厚度来在铜层中形成第一厚度的迹线以及通过以第二厚度蚀刻穿过铜层的第二厚度来在铜层中形成第二厚度的迹线,其中在每个凹部中形成多个第二厚度的迹线,其中迹线厚度是垂直于第一介电层测量的。
2.根据权利要求1所述的方法,还包括在第一介电层和第二介电层的一个中、或者在第一介电层和第二介电层两者中形成接合图案。
3.根据权利要求1所述的方法,其中形成图案还包括形成与第一厚度和第二厚度在大小上不同的第三厚度,第三厚度垂直于第一介电层测量。
4.一种功率电子器件基板,包括:
耦合到第一介电层的多个铜迹线,其中多个铜迹线包括第一厚度和大于第一厚度的第二厚度的迹线厚度,其中迹线厚度是垂直于第一介电层测量的;
包括第一侧和第二侧的陶瓷层,其中陶瓷层的第一侧耦合到第一介电层,其中第一介电层和陶瓷层形成与第二厚度的铜层对应的一个或多个凹部,并且其中在每个凹部中形成多个第二厚度的迹线;
耦合到陶瓷层的第二侧的第二介电层;
在第一介电层和第二介电层的一个中、或者在第一介电层和第二介电层两者中的接合图案;以及
耦合到第二介电层的金属底板。
5.根据权利要求4所述的基板,其中接合图案包括接合脊、锥形突起和金字塔状突起中的一个。
6.根据权利要求4所述的基板,其中多个铜迹线还包括与第一厚度和第二厚度大小不同的第三厚度,第三厚度垂直于第一介电层测量。
7.根据权利要求4所述的基板,还包括镀覆到多个铜迹线上的多个镍迹线。
8.根据权利要求4所述的基板,还包括耦合到多个铜迹线的第三介电层以及耦合到第三介电层的第二多个铜迹线。
9.一种功率电子器件的基板,包括:
耦合到第一介电层的多个铜迹线,其中多个铜迹线包括第一厚度和大于第一厚度的第二厚度的迹线厚度,其中迹线厚度是垂直于第一介电层测量的;
包括第一侧和第二侧的陶瓷层,其中陶瓷层的第一侧耦合到第一介电层,其中第一介电层和陶瓷层形成与第二厚度的铜层对应的一个或多个凹部,并且其中在每个凹部中形成多个第二厚度的迹线;
耦合到陶瓷层的第二侧的第二介电层;
在第一介电层和第二介电层的一个中、或者在第一介电层和第二介电层两者中的接合图案;以及
耦合到第二介电层的金属底板;
其中陶瓷层包括由所述一个或多个凹部造成的两个不同的厚度,陶瓷层的第一表面在其中包括阶梯;
其中第一介电层覆盖陶瓷层的第一表面的第一部分以及陶瓷层的第一表面的第二部分;以及
其中第一表面中的阶梯将第一部分与第二部分分隔开。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于半导体元件工业有限责任公司,未经半导体元件工业有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910669163.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:集成电路装置
- 下一篇:一种适用于高压功率器件模块封装的DBC结构