[发明专利]存储器装置在审
| 申请号： | 201910645716.X | 申请日： | 2019-07-17 |
| 公开（公告）号： | CN110875069A | 公开（公告）日： | 2020-03-10 |
| 发明（设计）人： | 吴哲;李*傧;李镇宇;郑珪捧 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C11/40 | 分类号： | G11C11/40;H01L27/24 |
| 代理公司： | 北京铭硕知识产权代理有限公司 11286 | 代理人： | 尹淑梅;张逍遥 |
| 地址： | 韩国京畿*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种存储器装置，所述存储器装置包括：第一导线，在第一方向上延伸；第二导线，在第二方向上延伸；以及多个存储器单元，均布置在第一导线与第二导线之间，并且均包括可变电阻存储器层和开关材料图案。开关材料图案包括：元素注入区域，布置在开关材料图案的外部区域中；以及内部区域，被元素注入区域覆盖。内部区域包含第一含量的来自砷(As)、硫(S)、硒(Se)和碲(Te)中的至少一种元素，元素注入区域包含第二含量的来自As、S、Se和Te中的所述至少一种元素，并且第二含量具有所述至少一种元素的含量远离开关材料图案的至少一个表面而降低的分布曲线。 | ||
| 搜索关键词： | 存储器 装置 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910645716.X/，转载请声明来源钻瓜专利网。
- 上一篇：改良的化妆用化妆刷及其制造方法
- 下一篇：音膜结构
- 同类专利
- 存储器装置及其操作方法-202210781234.9
- 庄绍勋 - 环宇积体电路股份有限公司
- 2022-07-04 - 2023-10-27 - G11C11/40
- 本发明内容包含一种存储器装置。此存储器装置通过晶体管崩溃机制产生的熔丝特性存储数据位元。存储器装置包含多个存储晶体管及第一选择晶体管。多个存储晶体管分别用以存储多个数据位元。第一选择晶体管用以改变多个存储晶体管每一者的栅极的电阻值，以将多个数据位元分别写入多个存储晶体管，第一选择晶体管的第一端耦接多个存储晶体管的每一者。如此一来，操作所需的元件数量减少。此外，一种操作存储器装置的方法也在此揭露。
- 非易失性存储器及存储系统-201811552726.0
- 山本健介;柳平康辅;渡边郁弥;尾崎正一 - 铠侠股份有限公司
- 2018-12-19 - 2023-10-27 - G11C11/40
- 本实施方式提供一种可抑制训练结果的设定所需的时间增加的非易失性存储器及存储系统。实施方式的非易失性存储器具备：存储单元阵列，包含第1存储区域及第2存储区域；输入输出电路，构成为可与存储器控制器通信；及控制电路。所述控制电路构成为，从所述存储器控制器收到第1指令时，执行与所述输入输出电路相关的第1训练动作，从所述存储器控制器收到第2指令时，将所述第1训练动作的第1结果存储到所述第1存储区域。
- 半导体装置-202310279282.2
- 黑川义元;大下智;力丸英史 - 株式会社半导体能源研究所
- 2023-03-21 - 2023-10-17 - G11C11/40
- 提供一种新颖结构的半导体装置。该半导体装置包括存储层及驱动电路层。存储层层叠地设置在驱动电路层上，各存储层分别包括具有多个存储单元的存储单元阵列。存储单元利用写入字线、读出字线、写入位线及读出位线控制数据的写入或读出。驱动电路层包括驱动写入字线、读出字线、写入位线及读出位线的驱动电路部及运算电路部。驱动电路部包括用来控制每个设置在各层中的存储单元阵列的数据写入或读出的多个驱动电路。运算电路部使用通过驱动电路部读出的设置在各层中的存储单元阵列所保持的数据进行运算处理。
- 半导体装置及存储器系统-201910733159.7
- 安田阳平;栉部秀文;八木利弘 - 铠侠股份有限公司
- 2019-08-09 - 2023-10-13 - G11C11/40
- 一实施方式提供一种能够使差动放大电路的动作电压范围宽域化的半导体装置及存储器系统。根据一实施方式，在半导体装置的第1差动放大电路中，第1晶体管用栅极接受输入信号。第2晶体管和第1晶体管构成差动对。第2晶体管用栅极接受参照信号。第3晶体管与第1晶体管串联地连接。第4晶体管与第2晶体管串联地连接。第5晶体管配设在输出侧。第5晶体管和第4晶体管形成第1电流反射镜电路。第6晶体管与第4晶体管并联地连接于第2晶体管的漏极。第6晶体管和第5晶体管形成第2电流反射镜电路。第1放电电路连接在第6晶体管的源极上。
- 存储器的调节方法、调节系统以及半导体器件-202010880935.9
- 寗树梁;何军;应战;刘杰 - 长鑫存储技术有限公司
- 2020-08-27 - 2023-09-12 - G11C11/40
- 本发明实施例提供一种存储器的调节方法、调节系统以及半导体器件，其中，存储器的调节方法包括：获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及存储器的实际数据写入时间的映射关系；获取晶体管的当前温度；基于当前温度以及映射关系调整等效宽长比，以使调整后的等效宽长比对应的实际数据写入时间在预设写入时间内。由于温度会影响存储器的实际数据写入时间，首先获取晶体管的温度、敏感放大器中敏感放大晶体管的等效宽长比以及实际数据写入时间之间的映射关系，根据晶体管的当前温度获取存储器的实际数据写入时间，通过调整敏感放大器中敏感放大晶体管的等效宽长比以调整晶体管在当前温度下存储器的实际数据写入时间。
- 半导体存储装置及存储器系统-202210186606.3
- 何娇;李俊杰 - 长鑫存储技术有限公司
- 2022-02-28 - 2023-09-05 - G11C11/40
- 本公开提供一种半导体存储装置及存储器系统。半导体存储装置包括：芯片模组，芯片模组包括多个存储芯片，相邻存储芯片之间通过连接件连接，存储芯片包括电连接部，连接件包括第一导通结构，第一导通结构分别与相邻存储芯片的电连接部电连接；控制单元，与各存储芯片连接，被配置为响应于芯片选择信号，控制各存储芯片的信号传输通道打开或关闭，通过连接件连接的方式即实现内存容量的扩展，扩展方式简单，易于实现，控制单元能够根据接收到的芯片选择信号控制各存储芯片的信号传输通道打开或关闭，如此，可根据实际需求方便地打开或关闭半导体存储装置的扩展功能，以及调节可用存储芯片的数量，从而灵活控制内存容量，更好地平衡内存容量和功耗。
- 半导体装置及存储器系统-201910729612.7
- 安田阳平 - 铠侠股份有限公司
- 2019-08-08 - 2023-09-01 - G11C11/40
- 一实施方式提供一种能够使差动放大电路的动作高速化的半导体装置及存储器系统。根据一实施方式，提供一种具有第1差动放大电路的半导体装置。第1差动放大电路具有第1晶体管、第2晶体管、第3晶体管、第4晶体管、第5晶体管和第6晶体管。第2晶体管栅极及漏极侧连接于第1晶体管。第3晶体管经由第1晶体管或不经由第1晶体管而被二极管连接。第4晶体管经由第2晶体管或不经由第2晶体管而被二极管连接。第5晶体管和第3晶体管构成第1电流反射镜电路。第6晶体管与第3晶体管并联地连接于第1晶体管的漏极侧。第6晶体管和第5晶体管构成第2电流反射镜电路。
- 包括动态电压和频率缩放开关的存储器件及其操作方法-201810801485.2
- 金荣华;吴台荣;张晋熏;河庆洙 - 三星电子株式会社
- 2018-07-20 - 2023-08-01 - G11C11/40
- 一种存储器件，包括第一开关，用于切换第一电源电压并将第一电源电压传送到第一电源轨的公共节点。第二开关切换第二电源电压，并将第二电源电压传送到公共节点。在存储器件的初始驱动期间，控制逻辑生成用于控制第一开关的第一控制信号。屏蔽电路通过向第一开关提供通过屏蔽第一控制信号所获得的第一屏蔽控制信号，控制第一开关在该存储器件的初始驱动时段的至少部分时段中维持导通状态。
- 晶体管中非线性电容的去嵌方法-202211635117.8
- 侯富诚;梅腾达;黄安东 - 苏州华太电子技术股份有限公司
- 2022-12-19 - 2023-07-25 - G11C11/40
- 本申请提供了一种晶体管中非线性电容的去嵌方法，该方法包括：首先，获取晶体管的多组第一数据以及多组第二数据，每组第一数据包括栅极偏置电压、漏极偏置电压以及对应的栅漏电容，每组第二数据包括栅极偏置电压、漏极偏置电压以及对应的漏源电容；然后，根据多组第一数据，确定第一对应关系，根据多组第二数据，确定第二对应关系，其中，第一对应关系为栅极偏置电压、漏极偏置电压以及对应的栅漏电容之间的关系，第二对应关系为栅极偏置电压、漏极偏置电压以及对应的漏源电容之间的关系；最后，至少根据第一对应关系以及第二对应关系，确定晶体管的目标去嵌电压以及目标去嵌电流。保证了晶体管中非线性电容的去嵌准确性较高。
- 用于同步动态随机存取存储器之设置模块及其设置方法-202111658500.0
- 张雅闵;郑景允 - 瑞昱半导体股份有限公司
- 2021-12-31 - 2023-07-11 - G11C11/40
- 一种用于SDRAM的设置模块及其设置方法。设置模块包括至少一个寄存器以及控制器。控制器用以：控制SDRAM切换至初始化设置模式，其中，初始化设置模式用于初始化SDRAM；于初始化设置模式设置至少一个寄存器的数值；以及根据至少一个寄存器的数值设置SDRAM。
- 记忆体装置及其操作方法以及记忆体系统-202310014055.7
- 张盟昇;林谷峰 - 台湾积体电路制造股份有限公司
- 2023-01-05 - 2023-06-06 - G11C11/40
- 一种记忆体装置及其操作方法以及记忆体系统，记忆体装置包括：包括第一记忆体单元及第二记忆体单元的多个记忆体单元、连接至第一记忆体单元的第一位元线、连接至第二记忆体单元的第二位元线、连接至第一及第二记忆体单元的第一字元线、连接至第一位元线的第一控制晶体管、连接至第二位元线的第二控制晶体管、共同连接至第一及第二控制晶体管的第一多工器晶体管以及连接至第一多工器晶体管的感测放大器。
- 半导体器件和该半导体器件的操作方法-201810992950.5
- 李熙烈 - 爱思开海力士有限公司
- 2018-08-29 - 2023-06-06 - G11C11/40
- 半导体器件和该半导体器件的操作方法。在一种用于操作半导体器件的方法中，该方法可以包括以下步骤：将存储多比特数据的存储器单元的编程状态分为多个组；向与所述多个组当中的被选组对应的位线施加不同的偏置电压；向与所述被选组对应的被选字线施加编程电压；验证与所述被选字线对应的被选存储器单元中的每一个是否被编程为相应的目标编程状态；向与已编程的存储器单元联接的位线施加禁止电压；以及选择待编程的下一个组，直到所述多个组被编程为止。
- 半导体存储器件-202211374124.7
- 朱正勇;康卜文;刘铭旭;赵超 - 北京超弦存储器研究院
- 2022-11-03 - 2023-06-02 - G11C11/40
- 本申请公开了一种半导体存储器件，包括：第一位线和第二位线，所述第一位线和第二位线分别设置为与对应的存储单元连接；第一感测放大器；所述第一感测放大器设置为放大输入数据；包括第一输入端、第二输入端、第一输出端和第二输出端，所述第一输入端与所述第二输出端连接，所述第二输入端与所述第一输出端连接；第一输入控制晶体管和第二输入控制晶体管，设置为控制对应位线上的信号分别输入或不输入到所述第一感测放大器对应的输入端；第一输出控制晶体管和第二输出控制晶体管，设置为控制感测放大器的输出端的信号分别输出或不输出到对应的位线。
- 半导体装置、半导体推理装置和操作MAC装置的方法-202310051673.9
- 克里希纳斯瓦米·拉姆库马尔;文卡特拉曼·普拉巴卡尔;维尼特·阿格拉瓦尔;隆·欣;桑塔努·库马尔·萨曼塔;拉温德拉·卡普雷 - 赛普拉斯半导体公司
- 2020-11-24 - 2023-05-16 - G11C11/40
- 公开了一种半导体装置、半导体推理装置和操作MAC装置的方法。半导体装置包括：非易失性存储器阵列，其包括被配置成存储对应于N个阈值电压水平和N个漏极电流(ID)水平的N个模拟值之一的基于电荷俘获的多级晶体管；写入电路，其被配置成执行写入处理，包括对多级晶体管中至少之一进行针对ID水平降低的部分编程操作和针对ID水平升高的部分擦除操作；和读取电路，其被配置成在部分编程操作之后执行第一验证读取，以确定降低的ID水平与目标ID均值的比较结果，并且在部分擦除操作之后执行第二验证读取，以确定升高的ID水平与目标ID均值的比较结果，在多级存储器晶体管中至少之一的ID水平落入目标ID范围内的情况下确定完成对目标值的写入处理。
- 具有改良连线负载的电路模块-202111294069.6
- 连南钧;朱俐玮;张廷玮 - 円星科技股份有限公司
- 2021-11-03 - 2023-04-04 - G11C11/40
- 一种具有改良连线负载的电路模块，包含一第一连线、一第一开关、一第二连线、一第二开关与一第二驱动器。该第一开关可开启与关闭以导通与不导通于该第一连线与一第一节点之间。该第二开关可开启与关闭以导通与不导通于该第二连线与该第一节点之间。该第二驱动器耦接该第二连线，可致能与失能以依据一第二节点的电压驱动该第二连线与停止驱动该第二连线。该第二节点的电压受控于该第一节点的电压。当该第一开关开启，该第二开关关闭。当该第二开关关闭，该第二驱动器致能。
- 存储器系统-202010463710.3
- 孙文堂 - 力旺电子股份有限公司
- 2020-05-27 - 2023-03-28 - G11C11/40
- 本发明公开了一种存储器系统。存储器系统包括非挥发性存储器区块、随机比特区块及感测放大器。非挥发性存储器区块包括多个非挥发性存储器单元。每一非挥发性存储器单元包括第一储存晶体管。随机比特区块包括多个随机比特单元。每一随机比特单元包括第二储存晶体管及第三储存晶体管。感测放大器在非挥发性存储器单元的读取操作中，感测放大器感测所述非挥发性存储器单元的第一读取电流，及在随机比特单元的读取操作中，感测所述随机比特单元的第二读取电流。第一储存晶体管、第二储存晶体管及第三储存晶体管是相同类型的储存晶体管。
- 半导体存储装置及其控制方法-202210231081.0
- 奥山清 - 铠侠股份有限公司
- 2022-03-10 - 2023-03-24 - G11C11/40
- 本发明提供长寿命的半导体存储装置及其控制方法。实施方式的半导体存储装置具备：存储晶体管；晶体管，与存储晶体管的栅电极电连接；电压供给线，经由晶体管而与存储晶体管的栅电极电连接；信号供给线，连接于晶体管的栅电极；电容器，以不经由晶体管的方式与存储晶体管的栅电极电连接；及布线，经由电容器而连接于存储晶体管的栅电极与晶体管之间的电流路径。在对于存储晶体管的写入动作的第1定时下，电压供给线的电压是第1电压，信号供给线的电压是第2电压，布线的电压是第3电压。在第2定时下，信号供给线的电压下降为第4电压。在第3定时下，布线的电压上升为第5电压。
- 存储器装置-202210831271.6
- 廉泾植;全昌愍;李龙圭 - 三星电子株式会社
- 2022-07-14 - 2023-02-10 - G11C11/40
- 提供了一种存储器装置。所述存储器装置包括：第一位线，被配置为：供应第一位线偏置电压；存储器单元晶体管，具有第一操作电压；选择晶体管，具有第二操作电压并且被配置为：控制向存储器单元晶体管的源极供应第一位线偏置电压；和第二位线，连接到存储器单元晶体管的漏极。第一操作电压的电平大约等于第二操作电压的电平。
- 多位点积运算逻辑方法、多位点积和并行异或计算电路-202211382884.2
- 彭春雨;郑健;戴成虎;卢文娟;蔺智挺;周永亮;赵强;李鑫;吴秀龙 - 安徽大学
- 2022-11-07 - 2023-02-03 - G11C11/40
- 本发明涉及位点积运算逻辑方法、多位点积和并行异或计算电路。该多位点积运算逻辑方法包括以下步骤：将一个4位操作数的电压信号通过字线WL1～WL4同步输入至预存有1位操作数的存储单元内；采集该存储单元的位线BL1～2和BLB1～2的电压信号，并分别转换成表征电压信号的二进制数；将表征BL1～2电压信号的1个二进制数作为被减数，与表征WL1～2中高电平个数的1个二进制数进行差值计算，得到1个表征BL1～2差值结果的二进制数；将表征差值结果的二进制数进行左移两位的移位操作后，并与表征BLB1～2运算结果的二进制数相加计算，得到所需运算结果。本发明可以同时对不同的字线进行多位点积运算实现4'b乘法。
- 10T SRAM单元、及基于10T SRAM单元的存内逻辑运算及BCAM电路-202010677211.4
- 蔺智挺;朱知勇;吴秀龙;彭春雨;卢文娟;黎轩;陈军宁 - 安徽大学
- 2020-07-14 - 2023-02-03 - G11C11/40
- 本发明公开了一种基于10T SRAM单元的存内逻辑运算及BCAM电路，10T SRAM单元配置两个解耦合读端口以及横纵双向字线，利用提出的10T SRAM解耦合独立端口进行存内计算和数据读取，保证了存储数据的独立性，提高了单元抗干扰能力。并且结构表现出很好的对称性特点，使存内逻辑运算和BCAM搜索可以实现横纵双向操作的优势。
- 基于9T SRAM单元在内存实现汉明距离计算的电路及9T SRAM单元-202010698812.3
- 蔺智挺;赵强;陈军宁;陈龙龙;卢文娟;彭春雨;吴秀龙;黎轩 - 安徽大学
- 2020-07-20 - 2023-02-03 - G11C11/40
- 本发明公开了一种基于9T SRAM单元在内存实现汉明距离计算的电路及9T SRAM单元，先将目标二进制数据存储到N行N列内存单元中，再将与之比较的N位二进制数据输入到字线信号WL或位线BL、BLB中，通过脉冲调制信号实现外部数据与存储器内的多列或多行数据的汉明距离计算。由于在该计算过程中所有的存储单元可以同时参与计算，因此有着很高的计算效率，同时可以减少在数据传输过程消耗的能量，并且可以提高计算时数据的吞吐率，不需要将数据读出SRAM从而能大大降低功耗。
- 半导体存储装置-201810846136.2
- 泉达雄;小宫怜子 - 铠侠股份有限公司
- 2018-07-27 - 2023-02-03 - G11C11/40
- 实施方式提供一种能够使存储的数据的可靠性提升的半导体存储装置。实施方式的半导体存储装置包含隔着绝缘体而积层的多个导电体及柱。柱通过多个导电体，且包含第1及第2柱状部、及接合部。第1柱状部所通过的多个导电体中，距接合部最近的导电体与其他任一个导电体分别作为第1虚设字线(LDWL)及第1字线(WL)(LMH)发挥功能。第2柱状部所通过的多个导电体中，距接合部最近的导电体与其他任一个导电体分别作为第2虚设字线(UDWL)及第2字线(WL)(UMH)发挥功能。在选择了第2字线的写入动作中的预充电动作中，对第2虚设字线及第2字线分别施加第1电压，对第1字线施加比第1电压低的第2电压。
- 半导体存储器装置-202210492449.9
- 朴星一;朴宰贤;金旻奎;崔道永;河大元 - 三星电子株式会社
- 2022-05-07 - 2022-12-27 - G11C11/40
- 提供了一种半导体存储器装置。所述半导体存储器装置可以包括：基底；第一下布线图案和第一上布线图案堆叠在基底上且彼此间隔开；第二下布线图案和第二上布线图案，堆叠在基底上且彼此间隔开，并且与第一下布线图案和第一上布线图案间隔开；第一栅极线，围绕第一下布线图案和第一上布线图案；第二栅极线，围绕第二下布线图案和第二上布线图案并且与第一栅极线间隔开；第一下源/漏区；第一上源/漏区；以及第一叠置接触件，将第一下源/漏区、第一上源/漏区和第二栅极线彼此电连接。
- 一次性可编程记忆体阵列、记忆体单元及其制造方法-202210230190.0
- 张盟昇;黄家恩 - 台湾积体电路制造股份有限公司
- 2022-03-10 - 2022-12-20 - G11C11/40
- 提供了一种一次性可编程记忆体阵列、记忆体单元及其制造方法。一次性可编程记忆体单元包括：抗熔丝晶体管，其中抗熔丝晶体管的栅极端连接至具有第一信号的第一字元线，且响应于第一信号，抗熔丝晶体管可在第一状态与第二状态之间选择；及连接在抗熔丝晶体管与位元线之间的选择晶体管，其中选择晶体管的栅极端连接至具有第二信号的第二字元线，且选择晶体管用以响应于第二信号存取抗熔丝晶体管。抗熔丝晶体管的第一端为空位端，且抗熔丝晶体管的第二端连接至选择晶体管。
- 单片式晶粒和用于重新配置芯片系统的存储器架构的平台-202210240633.4
- 卢超群 - 发明与合作实验室有限公司
- 2022-03-10 - 2022-09-20 - G11C11/40
- 本发明提供包括基于第一技术节点所制造的第一电路的单一个单片式晶粒。此单一个单片式晶粒的面积小于另一个单片式晶粒的面积，此另一个单片式晶粒具有基于第一技术节点所制作的第二电路，其中第一电路与第二电路相同，第一电路是SRAM电路、逻辑电路、SRAM和逻辑电路的组合或主要功能区块电路。
- 基于单个MTJ的超紧凑CAM阵列及其操作方法-202210535147.5
- 尹勋钊;杨泽禹;卓成 - 浙江大学
- 2022-05-17 - 2022-09-09 - G11C11/40
- 本发明公开了一种基于单个MTJ的超紧凑CAM阵列及其操作方法，CAM阵列包括存储内容的M*N CAM核、额外的存“0”和存“1”参考行与存“0”和存“1”参考列、行译码器、列译码器、传输门EN、写入驱动器WD、搜索电流源I
- 一种基于薄膜晶体管的扫描电路-202122160455.8
- 刘兴慧;俞伟康;张威 - 深圳知微创新技术有限公司
- 2021-09-07 - 2022-09-02 - G11C11/40
- 本实用新型公开了一种基于薄膜晶体管的扫描电路，应用于电路集成技术领域，用于解决现有扫描电路不易集成且工艺不成熟难以大面积制备的技术问题。本申请提供移位寄存器单元、锁存器单元和与非门单元，移位寄存器单元、锁存器单元和与非门单元均由薄膜晶体管制成，移位寄存器单元与锁存器单元连接，锁存器单元与与非门单元连接。
- 铁电场效应晶体管的交叉点阵列及其制造方法-202080081189.5
- 张艳丽;J·阿尔斯迈耶;周非 - 桑迪士克科技有限责任公司
- 2020-05-28 - 2022-07-08 - G11C11/40
- 本发明公开了一种半导体结构，该半导体结构包括沿着第一水平方向横向延伸并通过线沟槽沿着第二水平方向彼此间隔开的层堆叠结构。该层堆叠结构中的每个层堆叠结构包括单元层序列的至少一个实例，该单元层序列从下至上或从上至下包括掺杂半导体源极条、沟道级绝缘条和掺杂半导体漏极条。线沟槽填充结构位于该线沟槽中的相应一个线沟槽内。该线沟槽填充结构中的每个线沟槽填充结构包括存储器柱结构和介电柱结构的横向交替序列。该存储器柱结构中的每个存储器柱结构包括栅极电极、至少一对铁电介电层和位于该沟道级绝缘条的每个层级处的至少一对垂直半导体沟道。
- 用于三维交叉点存储器的层级选择晶体管-202111325314.5
- P·马吉;D·考;M·海因曼 - 英特尔公司
- 2021-11-10 - 2022-06-28 - G11C11/40
- 一种存储器设备结构包括第一多个线结构，其中，第一多个线结构中的每个线结构包括第一晶体管沟道。存储器设备结构还包括与第一多个线结构基本上正交的第二多个线结构，其中，第二多个线结构中的每个线结构包括第二晶体管沟道。存储器单元位于第一多个线结构和第二多个线结构之间的每个交叉点处。
- 半导体存储装置及其标识方法-202210202993.5
- 申世兴;丁楚凡 - 长鑫存储技术有限公司
- 2022-03-03 - 2022-05-31 - G11C11/40
- 本公开提供了一种半导体存储装置及其标识方法，涉及半导体封装技术领域。该半导体存储装置的标识方法包括：提供包括外围区的半导体存储装置，在外围区上设置有外装构件，外装构件上具有封装面；在封装面上形成记录层，并将封装面划分为多个像素区域；外围区还设置有控制器和预设的像素电路，通过控制器控制像素电路中的像素电阻通电，使与通电后的像素电阻对应的像素区域显色，以在记录层上形成具有特定形状的标识。本公开通过设置在外围区的控制器和像素电路，通过控制器控制像素电路中的像素电阻通电发热，使得涂布在装置封装面上特定区域的热敏材料显色，可在测试过程中完成对装置标识的记录，提高了半导体装置的标识记录效率。
- 专利分类
