[发明专利]在分开处理并接合的晶圆中具有控制电路和阵列的三维(3D)存储器在审

专利信息
申请号: 201910414275.2 申请日: 2019-05-17
公开(公告)号: CN110620114A 公开(公告)日: 2019-12-27
发明(设计)人: K.哈斯纳特;P.马吉 申请(专利权)人: 英特尔公司
主分类号: H01L27/11509 分类号: H01L27/11509;H01L27/11526;H01L27/11573;H01L27/11592;H01L27/11;H01L23/48
代理公司: 72001 中国专利代理(香港)有限公司 代理人: 李啸;杨美灵
地址: 美国加利*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 描述了在分开处理并且接合的晶圆中具有控制阵列和控制电路的三维(3D)存储器。在一个示例中,非易失性存储组件包括了包含非易失性存储单元的三维(3D)阵列的第一管芯和与第一管芯接合的第二管芯。第二管芯包括CMOS(互补金属氧化物半导体)电路以对非易失性存储单元的3D阵列进行存取。通过在分开的晶圆上处理CMOS电路和阵列,外设CMOS和互连不需要经受在处理存储器阵列中涉及的热循环,这能够实现对CMOS晶体管的优化和将低阻性材料用于互连。
搜索关键词: 非易失性存储单元 第二管 互连 晶圆 三维 互补金属氧化物半导体 非易失性存储 处理存储器 存储器 分开处理 管芯接合 控制电路 组件包括 接合 低阻性 热循环 管芯 外设 存取 电路 优化
【主权项】:
1. 一种非易失性存储组件,包括:/n包括非易失性存储单元的三维(3D)阵列的第一管芯;以及/n与所述第一管芯接合的第二管芯,所述第二管芯包括CMOS(互补金属氧化物半导体)电路以对所述非易失性存储单元的3D阵列进行存取。/n
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201910414275.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top