[发明专利]在分开处理并接合的晶圆中具有控制电路和阵列的三维（3D）存储器

权利要求书

1. 一种非易失性存储组件，包括：

包括非易失性存储单元的三维（3D）阵列的第一管芯；以及

与所述第一管芯接合的第二管芯，所述第二管芯包括CMOS（互补金属氧化物半导体）电路以对所述非易失性存储单元的3D阵列进行存取。

2. 如权利要求1所述的非易失性存储组件，其中：

所述第一管芯包括与所述非易失性存储单元的3D阵列耦合的第一传导性互连，所述第一传导性互连包括第一金属；以及

所述第二管芯包括与所述CMOS电路耦合的第二传导性互连，所述第二传导性互连包括与所述第一金属不同的第二金属；

其中所述第一传导性互连与所述第二传导性互连相接合以将所述3D阵列与所述CMOS电路相耦合。

3.如权利要求2所述的非易失性存储组件，其中所述第一金属包括钨并且所述第二金属包括铜。

4. 如权利要求1所述的非易失性存储组件，其中：

所述第一管芯的所述非易失性存储单元的3D阵列设置在所述第二管芯的所述CMOS电路之上；以及

所述非易失性存储单元的3D阵列包括柱，所述柱的较宽末端被设置成接近于与所述第二管芯接合的所述第一管芯的侧边。

5.如权利要求2所述的非易失性存储组件，进一步包括：

在所述第一管芯的所述第一传导性互连和所述第二管芯的所述第二传导性互连之间的金属氮化物或金属氧化物的层。

6. 如权利要求1所述的非易失性存储组件，进一步包括：

在所述第一管芯上的第一传导性通孔，所述第一传导性通孔将字线与所述第一管芯的传导性互连相耦合；以及

在所述第二管芯上的第二传导性通孔，所述第二传导性通孔将所述CMOS电路与所述第一管芯相耦合，其中所述第一管芯的所述第一传导性通孔相对于所述第二管芯的所述第二传导性通孔是倒转的。

7.如权利要求6所述的非易失性存储组件，进一步包括：

在所述第一管芯上的第三传导性通孔，所述第三传导性通孔将在所述第一管芯底部的传导性互连与在所述第一管芯顶部的传导性互连相耦合，所述第三传导性通孔相对于所述第一管芯的所述第一传导性通孔是倒转的。

8.如权利要求1所述的非易失性存储组件，进一步包括：

对所述非易失性存储单元的3D阵列进行存取的位线，所述位线被设置在接近于所述CMOS电路的所述3D阵列的侧边上。

9. 一种系统，所述系统包括：

处理器；以及

与所述处理器耦合的非易失性存储装置，所述存储装置包括：

包括非易失性存储单元的三维（3D）阵列的第一管芯；以及

与所述第一管芯接合的第二管芯，所述第二管芯包括CMOS（互补金属氧化物半导体）电路以对所述非易失性存储单元的3D阵列进行存取。

10. 如权利要求9所述的系统，其中：

所述第一管芯包括与所述非易失性存储单元的3D阵列相耦合的第一传导性互连，所述第一传导性互连包括第一金属；以及

所述第二管芯包括与所述CMOS电路耦合的第二传导性互连，所述第二传导性互连包括与所述第一金属不同的第二金属；

其中所述第一传导性互连与所述第二传导性互连相接合以将所述3D阵列与所述CMOS电路相耦合。

11.如权利要求10所述的系统，其中所述第一金属包括钨并且所述第二金属包括铜。

12. 如权利要求9所述的系统，其中：

所述第一管芯的所述非易失性存储单元的3D阵列设置在所述第二管芯的所述CMOS电路之上；以及

所述非易失性存储单元的3D阵列包括柱，所述柱的较宽末端被设置成接近于与所述第二管芯接合的所述第一管芯的侧边。