[发明专利]在分开处理并接合的晶圆中具有控制电路和阵列的三维（3D）存储器

说明书

描述了在分开处理并且接合的晶圆中具有控制阵列和控制电路的三维（3D）存储器。在一个示例中，非易失性存储组件包括了包含非易失性存储单元的三维（3D）阵列的第一管芯和与第一管芯接合的第二管芯。第二管芯包括CMOS（互补金属氧化物半导体）电路以对非易失性存储单元的3D阵列进行存取。通过在分开的晶圆上处理CMOS电路和阵列，外设CMOS和互连不需要经受在处理存储器阵列中涉及的热循环，这能够实现对CMOS晶体管的优化和将低阻性材料用于互连。

技术领域

本描述一般涉及存储器和存储装置，并且更具体的描述涉及通过在分开的晶圆中处理外设CMOS电路和阵列装置并且之后将它们相接合来制作3D NAND闪速存储器的方法。

背景技术

诸如NAND闪速存储器的闪速存储设备是非易失性存储介质。非易失性存储设备指的是即使对装置的功率中断也具有确定的状态的存储设备。闪速存储器能够被使用作为存储器（例如系统存储器）或者作为存储装置。存在跨移动、客户、以及企业部分的系统将闪速存储器用于存储（例如，诸如固态驱动器（SSD））的趋势。NAND闪速存储器的一种类型是三维（3D）NAND闪速存储器，其中垂直的NAND串（string）构成了存储阵列。虽然3D NAND闪存阵列能够在给定区域中比二维（2D）NAND存储更多的位，但是对更密集、更快速、以及更能量高效的数据存储设备存在持续的关注。

附图说明

下列描述包括具有通过本发明的实施例的实现的示例方式来给出的图示的附图的讨论。应当以示例的方式而不是以限制的方式来理解附图。如本文中所使用的，对一个或多个“实施例”或者“示例”的引用要被理解为描述包括在本发明的至少一个实现中的特定特征、结构、和/或特性。因此，本文中出现的诸如“在一个实施例中”或“在一个示例中”的短语描述了本发明的各种实施例和实现，并且不一定全部指的是同一实施例。然而，它们也不一定是互相排斥的。

图1A-1C图示了在处理的各种阶段的在相同晶圆上具有CMOS外设和存储器阵列的3D闪速存储器组件的横截面的示例。

图2A-2D图示了在处理的各种阶段的在相同晶圆上具有CMOS外设和存储器阵列的3D闪速存储器组件的横截面的示例。

图3图示了3D存储组件的横截面，其中在与阵列不同的晶圆上处理CMOS电路和互连中的一些互连。

图4A-4E图示了在处理的各种阶段中的在分开接合的管芯上具有CMOS电路和阵列的3D闪存组件的示例。

图5是形成在分开处理并且接合的晶圆上具有阵列和CMOS的3D闪速存储装置的方法的示例的流程图。

图6图示了根据一个示例的在其中能够包括在分开处理并且接合的晶圆上具有阵列和CMOS电路的3D存储组件的闪速存储装置602的框图。

图7提供了计算系统700的示范描绘，所述计算系统700能够包括其中在分开处理并且接合的晶圆上形成阵列和CMOS电路的3D存储装置。

下面是某些细节和实现的描述，包括可描绘下述的实施例中的一些或全部实施例的附图的描述，以及讨论本文中呈现的发明概念的其他潜在实施例或实现。

具体实施方式

本文中描述了在分开处理并且接合的晶圆中具有控制电路和阵列的三维（3D）存储器。

3D存储器的一种类型是3D闪速存储器，所述3D闪速存储器还可以被称为3D闪速存储设备。3D闪速存储器的一个示例是3D NAND（非AND）闪速存储器。3D存储器包括存储单元的一个或多个阵列和用来对存储单元进行存取的控制电路。通常，用于对3D闪速存储阵列进行存取的控制电路包括CMOS（互补金属氧化物半导体）电路。控制或CMOS电路还能够被称为“外设（periphery）”。