[发明专利]一种可同时测定光源波长及光强的CMOS集成电路

摘要

可同时测定光源波长及光强的CMOS集成电路，包括掩埋双PN结光电二极管传感单元(1)、单结光电流提取放大电路(2)、双结光电流提取放大电路(3)、单结光电流差分放大电路(4)、高灵敏电流电压转换电路(5)、第一单结光电流对数电压转换电路(6)、第二单结光电流对数电压转换电路(7)、电压差分电路(8)。本发明利用垂直堆叠的不同结深PN结光电二极管的光电流与光波长及光强的依赖关系，通过对不同结深PN结光电二极管电流求比值和求和的两种处理方法，可同时测定光源的波长及光强，实现了对未知光源的多参数单片检测。

主权项

1.可同时测定光源波长及光强的CMOS集成电路，其特征在于：包括掩埋双PN结光电二极管传感单元(1)、单结光电流提取放大电路(2)、双结光电流提取放大电路(3)、单结光电流差分放大电路(4)、高灵敏电流电压转换电路(5)、第一单结光电流对数电压转换电路(6)、第二单结光电流对数电压转换电路(7)、电压差分电路(8)；所述掩埋双PN结光电二极管传感单元(1)第一输出端(1b1)与单结光电流提取放大电路(2)输入端(2a)相连，第二输出端(1b2)与双结光电流提取放大电路(3)输入端(3a)相连；掩埋双PN结光电二极管传感单元(1)由由浅PN结光电二极管D1和深PN结光电二极管D2组成，所述光电二极管D1与所述光电二极管D2共阴极连接，并引出第二输出端(1b2)，所述光电二极管D2阳极接地，所述光电二极管D1阳极引出第一输出端(1b1)；所述单结光电流提取放大电路(2)输入端(2a)与掩埋双PN结光电二极管传感单元(1)第一输出端(1b1)相连，第一输出端(2b1)与单结光电流差分放大电路(4)输入端(4a)相连，第二输出端(2b2)与第一单结光电流对数电压转换电路(6)输入端(6a)相连；单结光电流提取放大电路(2)由NMOS管N1、N2、N3、N4、N5、N6、N7和PMOS管P1、P2组成；所述PMOS管P1源极接电源VDD，漏极接所述NMOS管N1漏极，所述NMOS管N1栅漏短接，源极接地，所述PMOS管P2源极接所述PMOS管P1栅极，并作为输入端(2a)，栅极接所述PMOS管P1漏极，所述NMOS管N4、N5、N7源极短接并接地，所述NMOS管N4栅漏短接，并与所述NMOS管N5、N7的栅极相连，所述NMOS管N2栅漏短接，并与所述NMOS管N3、N6的栅极相连，所述NMOS管N2漏极与所述PMOS管P2漏极相连，源极与所述NMOS管N4栅极相连，所述NMOS管N3漏极作为第一输出端(2b1)，源极与所述NMOS管N5漏极相连，所述NMOS管N6漏极作为第二输出端(2b2)，源极与所述NMOS管N7漏极相连；所述双结光电流提取放大电路(3)输入端(3a)与掩埋双PN结光电二极管传感单元(1)第二输出端(1b2)相连，第一输出端(3b1)与单结光电流差分放大电路(4)输入端(4a)相连，第二输出端(3b2)与高灵敏电流电压转换电路(5)输入端(5a)相连；双结光电流提取放大电路(3)由NMOS管N8、N9和PMOS管P3、P4、P5、P6、P7、P8、P9组成；所述PMOS管P3、P4、P5、P8源极短接并接电源VDD，所述PMOS管P3栅漏短接，所述NMOS管N8栅漏短接，并与所述PMOS管P3的漏极和所述NMOS管N9的栅极相连，所述NMOS管N8的源极接地，所述NMOS管N9源极接输入端(3a)，所述PMOS管P4栅漏短接，并与所述PMOS管P5、P8的栅极相连，所述PMOS管P6的栅漏短接，并与所述PMOS管P7、P9的栅极相连，所述PMOS管P4的漏极与所述PMOS管P6的源极相连，所述PMOS管P5的漏极与所述PMOS管P7的源极相连，所述PMOS管P8的漏极与所述PMOS管P9的源极相连，所述PMOS管P6的漏极与所述NMOS管N9的漏极相连，所述PMOS管P7的漏接接第一输出端(3b1)，所述PMOS管P9的漏极接第二输出端(3b2)；所述单结光电流差分放大电路(4)输入端(4a)与单结光电流提取放大电路(2)第一输出端(2b1)、双结光电流提取放大电路(3)第一输出端(3b1)短接相连，输出端(4b)与第二单结光电流对数电压转换电路(7)输入端(7a)相连；单结光电流差分放大电路(4)由NMOS管N10、N11、N12、N13、N14、N15与PMOS管P10、P11组成；所述NMOS管N12、N13、N15源极短接并接地，所述NMOS管N12栅漏短接，并与所述NMOS管N13、N15的栅极相连，所述NMOS管N10的栅漏短接，作为输入端(4a)，并与所述NMOS管N11、N14的栅极相连，所述NMOS管N10的源极与所述NMOS管N12的漏极相连，所述NMOS管N11的源极与所述NMOS管N13的漏极相连，所述NMOS管N14的源极与所述NMOS管N15的漏极相连，所述PMOS管P10栅漏短接，并与所述PMOS管P11的源极相连，所述PMOS管P10的源极接电源VDD，所述PMOS管P11栅漏短接并与所述NMOS管N11漏极相连，所述NMOS管N14的漏极作为输出端(4b)；所述高灵敏电流电压转换电路(5)输入端(5a)与双结光电流提取放大电路(3)的第二输出端(3b2)相连，输入端RESET为外接复位信号，输出端(5b)为VG输出；高灵敏电流电压转换电路(5)由NMOS管N16、N17、N18、N19和PMOS管P12、P13、P14、P15及电容C1组成；所述NMOS管N19、N20源极短接并接地，所述PMOS管P12、P13源极短接并接电源VDD，所述PMOS管P13栅漏短接，并与所述PMOS管P12的栅极和所述PMOS管P15的源极相连，所述PMOS管P15栅漏短接，并与所述PMOS管P14的栅极和所述NMOS管N18的栅漏相连，所述PMOS管P12的漏极与所述PMOS管P14的源极相连，所述PMOS管P14的漏极与所述NMOS管N17的漏极相连，所述NMOS管N17、N18的栅极相连，所述NMOS管N17的源极与所述NMOS管N19的漏极相连，所述NMOS管N20的栅漏短接，并与所述NMOS管N18的源极相连，所述电容C1的一端与所述NMOS管N19的栅极相连，另一端与所述NMOS管N17的漏极相连，并作为输出端(5b)，所述NMOS管N16并联在所述电容C1两端，其源极与漏极分别与所述电容C1的两端相连，所述NMOS管N16的栅极接输入端RESET，所述NMOS管N19的栅极作为输入端(5a)；第一单结光电流对数电压转换电路(6)的输入端(6a)与单结光电流提取放大电路(2)的第二输出端(2b2)相连，输出端(6b)与电压差分电路(8)的第一输入端(8a1)相连；第一单结光电流对数电压转换电路(6)由NMOS管N21、N22、N23和PMOS管P16、P17、P18组成；所述NMOS管N22、N23的源极短接并接地，所述NMOS管N22的栅极和所述NMOS管N21的源极相连，并作为输入端(6a)，所述NMOS管N21的漏极与所述PMOS管P16、P17的源极短接并接电源VDD，所述NMOS管N21的栅极与所述PMOS管P16的漏极和所述NMOS管N22的漏极相连，并作为输出端(6b)，所述PMOS管P17栅漏短接，并与所述PMOS管P18的源极相连，所述PMOS管P18栅漏短接并与栅漏短接的NMOS管N23的栅极相连，所述PMOS管P16的栅极与所述NMOS管N23的栅极相连；第二单结光电流对数电压转换电路(7)的输入端(7a)与单结光电流差分放大电路(4)的输出端(4b)相连，输出端(7b)与电压差分电路(8)的第二输入端(8a2)相连；第二单结光电流对数电压转换电路(7)由NMOS管N24、N25、N26和PMOS管P19、P20、P21组成；所述NMOS管N25、N26的源极短接并接地，所述NMOS管N25的栅极和所述NMOS管N24的源极相连，并作为输入端(7a)，所述NMOS管N24的漏极与所述PMOS管P19、P20的源极短接并接电源VDD，所述NMOS管N24的栅极与所述PMOS管P19的漏极和所述NMOS管N25的漏极相连，并作为输出端(7b)，所述PMOS管P20栅漏短接，并与所述PMOS管P21的源极相连，所述PMOS管P21栅漏短接并与栅漏短接的NMOS管N26的栅极相连，所述PMOS管P19的栅极与所述NMOS管N26的栅极相连；所述电压差分电路(8)的第一输入端(8a1)与第一单结光电流对数电压转换电路(6)的输出端(6b)相连，第二输入端(8a2)与第二单结光电流对数电压转换电路(7)的输出端(7b)相连，输出端(8b)为VB输出；电压差分电路(8)由NMOS管N27、N28、N29、N30和PMOS管P22、P23、P24组成；所述PMOS管P22、P23、P24源极短接并接电源VDD，所述PMOS管P23栅漏短接并与所述PMOS管P22栅极相连，所述PMOS管P22漏极与所述NMOS管N27漏极相连，并作为输出端(8b)，所述NMOS管N27栅极作为第一输入端(8a1)，所述NMOS管N27、N28源极相连，并与所述NMOS管N29的漏极相连，所述NMOS管N28的漏极与所述PMOS管P23的漏极相连，所述NMOS管N28的栅极作为第二输入端(8a2)，所述NMOS管N29、N30的源极相连并接地，所述NMOS管N29、N30的栅极相连，所述NMOS管N30的栅漏短接，所述PMOS管P24的栅漏短接，并与所述NMOS管N30的栅极相连。