[发明专利]堆叠状的III-V族半导体构件有效
申请号: | 201910279531.1 | 申请日: | 2019-04-09 |
公开(公告)号: | CN110364565B | 公开(公告)日: | 2022-11-01 |
发明(设计)人: | V·杜德克 | 申请(专利权)人: | 3-5电力电子有限责任公司 |
主分类号: | H01L29/06 | 分类号: | H01L29/06;H01L29/861;H01L29/872 |
代理公司: | 永新专利商标代理有限公司 72002 | 代理人: | 郭毅 |
地址: | 德国德*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: |
一种堆叠状的III‑V族半导体构件(10),其具有堆叠(100),该堆叠具有上侧(102)、下侧(104)、侧面(106)和纵轴线(L);其中,堆叠(100)具有p |
||
搜索关键词: | 堆叠 iii 半导体 构件 | ||
【主权项】:
1.一种堆叠状的III‑V族半导体构件(10),所述III‑V族半导体构件具有:堆叠(100),所述堆叠具有上侧(102)、下侧(104)、侧面(106)以及纵轴线(L),所述侧面连接所述上侧(102)和所述下侧(104),所述纵轴线延伸通过所述上侧(102)和所述下侧(104);其中,所述堆叠(100)具有p+区域(12),所述p+区域包括上侧、下侧和5·1018‑5·1020N/cm3的掺杂剂浓度;所述堆叠(100)具有n‑层(14),所述n‑层具有上侧和下侧、1012‑1017N/cm3的掺杂剂浓度和10‑300μm的层厚(D2);所述堆叠(100)具有n+区域(16),所述n+区域具有上侧、下侧和至少1019N/cm3的掺杂剂浓度;所述p+区域(12)、所述n‑层(14)和所述n+区域(16)沿所述堆叠(100)的所述纵轴线(L)以所提及的顺序彼此相继,分别单片地构造并且分别包括GaAs化合物或者分别由GaAs化合物组成;并且所述n+区域(16)或所述p+区域(12)构造为衬底层;其特征在于,所述堆叠(100)在所述侧面(106)的区域内具有环绕的凸肩状的第一边缘(110)和环绕的凸肩状的第二边缘(120);所述第一边缘(110)由所述衬底层构成;所述第二边缘(120)由所述n‑层(14)或由邻接所述n‑层(14)和所述p+区域(12)的中间层(18)构成;并且环绕的第一边缘(110)和环绕的第二边缘(120)分别具有至少10μm的宽度(B1、B2)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于3-5电力电子有限责任公司,未经3-5电力电子有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910279531.1/,转载请声明来源钻瓜专利网。
- 上一篇:半导体器件及其制作方法
- 下一篇:LDMOS器件及其形成方法
- 同类专利
- 专利分类