[发明专利]堆叠状的III-V族半导体构件

说明书

一种堆叠状的III‑V族半导体构件(10)，其具有堆叠(100)，该堆叠具有上侧(102)、下侧(104)、侧面(106)和纵轴线(L)；其中，堆叠(100)具有p⁺区域(12)，n^‑层(14)和n⁺区域(16)；p⁺区域(12)、n^‑层(14)和n⁺区域(16)沿纵轴线(L)以所提及的顺序彼此相继，单片地构造且包括GaAs化合物；n⁺区域(16)或p⁺区域(12)构造为衬底层；堆叠(100)在侧面(106)的区域内具有环绕的凸肩状的第一和第二边缘(110、120)；第一边缘(110)由衬底层构成；第二边缘(120)由n^‑层(16)或由邻接n^‑层(16)和p⁺区域(12)的中间层(18)构成；并且环绕的第一和第二边缘(110、120)分别具有至少10μm的宽度。

技术领域

本发明涉及一种堆叠状的III-V族半导体构件。

背景技术

由Josef Lutz等人的《Semiconductor Power Devices》，Springer 2011版，ISBN978-3-642-11124-2，已知基于硅或碳化硅的高阻断的肖特基二极管以及IGBT。

由German Ashkinazi的《GaAs Power Devices》，ISBN 965-7094-19-4已知基于砷化镓的高压稳定的半导体二极管p⁺-n-n⁺以及肖特基二极管、高压稳定的p-n-i-p晶体管。此外，在第5.3章中还描述台式(Mesa)工艺以及具有聚酰亚胺的侧面的涂层。

发明内容

在这些背景下，本发明的任务在于，给出一种扩展现有技术的设备。

该任务通过具有权利要求1的特征的堆叠状的III-V族半导体构件来解决。本发明有利的设计方案是从属权利要求的主题。

本发明的主题是一种堆叠状的III-V族半导体构件，所述III-V族半导体构件具有堆叠(Stapel)，所述堆叠具有上侧、下侧、连接上侧和下侧的侧面以及延伸通过上侧和下侧的纵轴线。

堆叠具有p⁺区域、n^-层(14)以及n⁺区域，所述p⁺区域具有上侧、下侧和5·10¹⁸-5·10²⁰N/cm³的掺杂剂浓度(Dotierstoffkonzentration)，所述n^-层具有上侧和下侧、10¹²-10¹⁷N/cm³的掺杂剂浓度和10-300μm的层厚(D2)，所述n⁺区域具有上侧、下侧和至少10¹⁹N/cm³的掺杂剂浓度。

p⁺区域、n^-层和n⁺区域沿堆叠的纵轴线以所提及的顺序彼此相继，分别单片地构造并且分别包括GaAs(砷化镓)化合物或者分别由GaAs化合物组成。n⁺区域或p⁺区域构造为衬底层。

堆叠在侧面的区域内具有环绕的凸肩状的第一边缘和环绕的凸肩状的第二边缘，其中，第一边缘由衬底层构成，第二边缘由n^-层或由邻接n^-层和p⁺区域的中间层构成，并且环绕的第一边缘和环绕的第二边缘分别具有至少10μm的宽度。

堆叠的上侧和下侧例如矩形、方形或圆形地构造。所有将下侧与上侧连接的面区段表示为侧面，这些面区段侧向包围堆叠。通过凸肩状的边缘阶梯状地构造侧面。