[发明专利]用于检测电阻存储器器件的劣化的方法和系统在审
| 申请号： | 201910193335.2 | 申请日： | 2019-03-14 |
| 公开（公告）号： | CN110827913A | 公开（公告）日： | 2020-02-21 |
| 发明（设计）人： | 朱汉城;白承柔;金起圣 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C29/52 | 分类号： | G11C29/52;G11C29/04 |
| 代理公司： | 中科专利商标代理有限责任公司 11021 | 代理人： | 周泉 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 存储器控制器可以根据包括存储器单元在内的电阻存储器器件的误码率(BER)来检测劣化。存储器控制器可以控制存储器单元被编程到第一电阻状态，读取经编程的存储器单元，并且从电阻存储器器件接收在读取操作期间产生的存储器单元的BER。存储器控制器可以基于BER来确定存储器单元的编程循环的数量。可以基于参考指示BER与编程循环的数量之间的相关性的查找表来确定数量。 | ||
| 搜索关键词： | 用于 检测 电阻 存储器 器件 方法 系统 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910193335.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 芯片测试方法和装置-202310935104.0
- 刘凡 - 长鑫科技集团股份有限公司
- 2023-07-26 - 2023-10-27 - G11C29/52
- 本申请涉及一种芯片测试方法和装置。所述方法包括：配置刷新参数；进入自刷新模式，基于所述刷新参数执行自刷新操作，自刷新操作完成后退出自刷新模式；其中，所述自刷新操作包括向存储阵列发送刷新命令和行锤刷新命令，所述刷新命令和所述行锤刷新命令的操作次数之和为N+1，所述自刷新操作在第N+1次向所述存储阵列发送的命令为所述行锤刷新命令，N为大于1的正整数；读取所述存储阵列中的数据，当所述数据读取错误时，则确定存在异步信号差值。本申请配准的刷新参数，不仅可以检测到自刷新模式中存在的数据错误风险，降低了芯片产品的不良率；还可以大幅度降低测试时间，提高测试效率，节约了测试成本。
- 半导体装置和数据处理系统-201810430859.4
- 广部厚纪 - 瑞萨电子株式会社
- 2018-05-08 - 2023-10-17 - G11C29/52
- 本发明涉及半导体装置和数据处理系统，其提供了一种能够促进包括存储器装置和数据处理装置的半导体装置中的所述存储器装置中的数据的管理的技术。所述半导体装置包括第一外部端子、第二外部端子、数据处理装置和存储器装置。所述半导体装置还包括：第一总线，其耦合在所述数据处理装置与所述存储器装置之间；第二总线，其耦合在所述数据处理装置与所述第二外部端子之间；第三总线，其耦合到所述第一外部端子；以及控制电路，其耦合到所述第一总线和所述第三总线。所述控制电路具有使用所述第三总线对所述存储器装置的管理功能。
- 存储器装置保护-202180091714.6
- T·M·布鲁尔;B·基思 - 美光科技公司
- 2021-12-01 - 2023-09-12 - G11C29/52
- 描述与存储器装置保护相关的系统、设备及方法。可确定存储器装置内的错误数量且确定数量可用于进一步确定是利用单个还是多个存储器装置进行错误校正及/或检测操作。多个存储器装置无需用于错误校正及/或检测操作，除非存储器装置内的错误数量超过阈值数量。
- 存储器测试方法-202011111033.5
- 许小峰 - 长鑫存储技术有限公司
- 2020-10-16 - 2023-09-12 - G11C29/52
- 本公开提供一种存储器测试方法。方法包括：确定目标存储库的刷新周期T、设计抵御攻击频率F以及单行读取时间t；根据刷新周期T、设计抵御攻击频率F以及单行读取时间t确定攻击行数N；根据所述攻击行数N的值在目标存储库中确定一组目标攻击行，所述一组目标攻击行包括N个目标攻击行，所述N个目标攻击行中的至少两个目标攻击行之间间隔一行；连续X次读取所述N个目标攻击行后，检测所述目标攻击行的全部相邻行是否发生数据异常以完成一次攻击测试；在M个所述刷新周期内对所述目标存储库完成MT/NXt次所述攻击测试，在所述攻击测试均未发生数据异常时，判断所述目标存储库抵御攻击能力达标。本公开实施例可以有效验证DRAM抵御行锤效应攻击的能力。
- 使用有毒数据单位修改奇偶校验数据-202180082316.8
- M·斯福尔津;P·阿马托;D·巴卢智 - 美光科技公司
- 2021-12-07 - 2023-08-08 - G11C29/52
- 本发明涉及与使用有毒数据单位修改奇偶校验数据相关的系统、设备及方法。实例方法可包含从存储器装置的控制器接收包含数据的第一组位及指示所述第一组位是否包括一或多个有错误的或被损坏的位的第二组至少一个位。所述方法可进一步包含在所述存储器装置的编码器处产生与所述第一组位相关联的奇偶校验数据。所述方法可进一步包含在所述存储器装置的逻辑处用所述奇偶校验数据组件及所述第二组至少一个位产生经修改奇偶校验数据。所述方法可进一步包含将所述第一组位及所述经修改奇偶校验数据写入于所述存储器装置的阵列中。
- TCAM自检方法、装置、计算机设备和存储介质-202211708874.3
- 李文军 - 北京物芯科技有限责任公司
- 2022-12-29 - 2023-07-07 - G11C29/52
- 本申请涉及一种TCAM自检方法、装置、计算机设备和存储介质。所述方法包括：接收当前时刻的扫描请求；所述扫描请求包括请求操作、请求地址和选择存储标志位；根据所述扫描请求的请求操作向所述TCAM发送读操作指令，得到所述请求地址对应的TCAM存储表项；根据所述扫描请求的请求操作和选择存储标志位向对应的校验存储表项发送读操作指令，得到所述请求地址对应的校验存储表项；基于所述TCAM存储表项和所述校验存储表项按照校验算法进行校验。采用本方法能够，可以在不影响TCAM正常功能和性能的基础上进行TCAM存储数据检测，有效保证了芯片的可靠性和健壮性。
- 半导体器件的熔丝锁存器-201811516589.5
- 千德秀 - 爱思开海力士有限公司
- 2018-12-12 - 2023-06-09 - G11C29/52
- 本申请公开了一种半导体器件的熔丝锁存器。所述熔丝锁存器包括多个PMOS晶体管和多个NMOS晶体管以锁存熔丝单元数据。在熔丝锁存器中，PMOS晶体管形成在单个P型有源区中，以及NMOS晶体管在P型有源区的一侧布置成两级结构。
- 一种高读取稳定性的抗软错误存储单元-202211440545.5
- 刘中阳;肖军 - 上海华虹宏力半导体制造有限公司
- 2022-11-17 - 2023-06-06 - G11C29/52
- 本发明公开了一种高读取稳定性的抗软错误存储单元，包括：第一数据锁存结构，用于在字线以及冗余字线的控制下将位线上的信息予以锁存，接受第二数据锁存结构的输出节点的控制并将第一数据锁存结构的输出传输至第二数据锁存结构的控制端；第二数据锁存结构，用于在字线、冗余字线的控制下将位线上的信息予以锁存，接受第一数据锁存结构的输出节点的控制并将第二数据锁存结构的输出传输至第一数据锁存结构的控制端，以实现抗多节点翻转造成的软错误；字线开关电路，用于在字线的控制下将位线连接至第一数据锁存结构和第二数据锁存结构，同时在冗余字线的控制下将互补位线连接至第一数据锁存结构和第二数据锁存结果，以达到读出或写入信息的目的。
- 动态随机存取存储器器件和存储器系统-201811626581.4
- 孙钟弼;金信镐 - 三星电子株式会社
- 2018-12-28 - 2023-05-16 - G11C29/52
- DRAM器件包括第一端子、第二端子、第三端子、控制信号发生器、CRC单元、行解码器、列解码器和存储器单元阵列。控制信号发生器生成控制信号。CRC单元执行以下操作：对第一数据组执行第一CRC逻辑操作，第一数据组包括通过输入n位第一数据q次而生成的qn位第一数据；生成第一CRC结果信号；对第二数据组执行第二CRC逻辑操作；第二数据组包括通过输入n位第二数据q次而生成的qn位第二数据；生成第二CRC结果信号；以及基于第一CRC结果信号和第二CRC结果信号生成错误信号。响应于所述控制信号基于所述第二CRC结果信号生成所述错误信号，而不管所述第一CRC结果信号如何。
- 多存储器装置中的危险检测-202210978811.3
- 宋泽尚;S·S·马利克;C·巴拉普拉姆 - 美光科技公司
- 2022-08-16 - 2023-02-17 - G11C29/52
- 本申请涉及多存储器装置中的危险检测。装置可接收指示第一存储体地址、第一行地址和第一列地址的第一命令。基于所述第一存储体地址，所述装置可选择用于危险检测程序的缓冲器，所述危险检测程序检测危险命令。作为所述危险检测程序的一部分，所述装置可将来自所述第一命令的所述第一行地址和所述第一列地址与来自所述缓冲器中的第二命令的第二行地址和第二列地址进行比较。所述装置可基于将来自所述第一命令的所述第一行地址和所述第一列地址与来自所述第二命令的所述第二行地址和所述第二列地址进行比较来确定所述第一命令和所述第二命令是否是危险命令。
- 硬盘测试方法、装置、电子设备和存储介质-202211337030.2
- 王士涛 - 苏州浪潮智能科技有限公司
- 2022-10-28 - 2023-01-31 - G11C29/52
- 本发明实施例提供硬盘测试方法、装置、电子设备和存储介质，该方法包括：将硬盘空间划分为第一分区、第二分区和第三分区，在一致性测试前，在第一分区生成针对文件系统的第一哈希值，再向第二分区写入对齐数据块，向第三分区写入非对齐数据块，以并行进行一致性测试，在完成一致性测试后，在第一分区生成针对文件系统的第二哈希值，获取针对一致性测试的测试结果，以根据两个哈希值，判断一致性测试是否对文件系统造成损坏，根据测试结果，判断一致性测试是否出现数据不一致现象。通过将对齐一致性测试与非对齐一致性测试在同一个硬盘的不同分区中并行测试，大大缩短测试时间，且充分考虑到硬盘在实际场景中对齐和非对齐同时运行时的数据一致性。
- 电子器件-201810586747.8
- 李在仁;陈永栽 - 爱思开海力士有限公司
- 2018-06-08 - 2022-12-23 - G11C29/52
- 一种电子器件包括区域控制信号发生电路和区域列控制信号发生电路。区域控制信号发生电路响应于操作控制信号和内部信息信号来产生区域控制信号。区域控制信号包括关于多个单元区域中的每一个单元区域是否执行错误校正操作的信息。区域列控制信号发生电路将列脉冲信号延迟根据区域控制信号确定的延迟时段，以产生控制多个单元区域的列操作的区域列控制信号。
- 熔丝型存储器内容的保护-202210265421.1
- M·特里莫 - 意法半导体（格勒诺布尔2）公司
- 2022-03-17 - 2022-09-27 - G11C29/52
- 本公开的实施例涉及熔丝型存储器内容的保护。本公开涉及一种方法，其中集成电路在允许处理器对熔丝型非易失性存储器的第一区域的读取访问的第一状态(例如，封闭)和禁止处理器对存储器的读取访问的第二状态(例如，开封)之间的状态由有限状态机调节为对存储器的第一熔丝字的值和存储器的第二熔丝字的值的验证，所述第一熔丝字表示到第一状态的转变的数目，所述第二熔丝字表示到第二状态的转变的数目。
- 存储器的单粒子效应测试分析方法、装置及测试系统-202010293765.4
- 唐越;李孝远;耿超;李达;邓玉良;殷中云;杨彬 - 深圳市国微电子有限公司
- 2020-04-15 - 2022-04-08 - G11C29/52
- 本申请提供了一种存储器的单粒子效应测试分析方法、装置及测试系统，其方法通过获取存储器进行单粒子效应测试发生单粒子翻转的错误数据；基于所述错误数据，按照预设的单粒子翻转分类识别规则对存储器发生的单粒子翻转进行分类识别，以获得单粒子翻转的分类类别；根据所述单粒子翻转的分类类别对存储器进行单粒子翻转的数据统计分析，确定存储器发生单粒子翻转的敏感位置。上述方法能够统计存储器在辐照环境下发生单粒子翻转的数量以及结合对每个单粒子翻转进行的分类统计和分析，可以从数据推断存储器发生单粒子翻转的敏感位置。由此，可以实现对存储器器件的敏感位置进行抗辐照加固和评估，针对性强。
- 冗余存储器单元在操作寿命期间的动态启用-201680039830.2
- S·A·其德维;P·W·钟 - 德克萨斯仪器股份有限公司
- 2016-07-07 - 2021-10-01 - G11C29/52
- 在所描述的示例中，存储器(10)(诸如非易失性铁电存储器)具有错误校正编码(ECC)能力(30)和冗余存储器单元(25
- 非易失性存储器中的恢复算法-201580044846.8
- R.H.莫特瓦尼;K.潘加尔 - 英特尔公司
- 2015-08-20 - 2021-08-27 - G11C29/52
- 描述了用于存储器中的恢复算法的装置、系统和方法。在一个实施例中，控制器包括逻辑用于以下的逻辑：从主机设备接收读取到存储器设备的数据行的读取请求，其中数据跨多个（N个）管芯散布并且包括跨所述多个（N个）管芯散布的纠错码（ECC）；从存储器设备检索数据行；对从存储器设备检索到的数据行执行纠错码（ECC）校验；以及响应于从存储器设备检索到的数据行上的ECC校验中的错误而调用恢复算法。还公开和要求保护其它实施例。
- 纠错位翻转方案-201980086444.2
- 郭钟太 - 美光科技公司
- 2019-10-25 - 2021-08-17 - G11C29/52
- 描述了用于操作存储器装置的方法、系统和装置。一种纠错位翻转方案可以包含用于进行一或多个位(例如，翻转位)的纠错并有效地传送纠错信息的方法、系统和装置。所述数据位和所述翻转位(例如，经纠错的翻转位)可以被直接传输(例如，传输到翻转决定组件)。所述翻转位可以通过专用和/或单向线传输到所述翻转决定组件，所述专用和/或单向线与携载数据位(例如，将其携载到所述翻转决定组件)的一或多个其它线不同。
- 使用来自多个存储单元和奇偶校验存储单元的可靠性信息为一个失效存储单元恢复数据-201810022790.1
- A.雷;S.纳尔逊;Z.S.关;R.H.莫特瓦尼 - 英特尔公司
- 2015-08-25 - 2021-08-06 - G11C29/52
- 提供了使用来自多个存储单元和奇偶校验存储单元的可靠性信息为一个失效存储单元恢复数据的方法、系统和装置。在包括除了目标数据存储单元之外的数据存储单元和奇偶校验存储单元的存储单元中的每个中执行码字的解码操作以产生可靠性信息。响应于解码操作因为包括未能解码的除了目标数据存储单元之外的数据和/或奇偶校验存储单元的至少一个另外的失效存储单元而失败，获得所述至少一个另外的失效存储单元的数据部分的可靠性信息。从除了目标数据存储单元之外的存储单元获得的可靠性信息用于产生针对目标数据存储单元中的数据单元的经纠正的数据。
- 使用与存储器子系统相关联的错误控制成功率实施粘性读取-201980080070.3
- H·桑吉迪;K·K·姆奇尔拉;A·马尔谢;V·P·拉亚普鲁;S·K·瑞特南;R·帕迪拉;M·米勒 - 美光科技公司
- 2019-10-30 - 2021-07-23 - G11C29/52
- 可基于与使用特定参数的多个错误控制操作相关联的阈值成功率来确定存储器子系统在目标操作特性内操作。当确定所述存储器子系统在所述目标操作特性内操作时，通过使用所述特定参数执行后续读取操作来进入粘性读取模式。确定在所述粘性读取模式期间使用所述特定参数针对至少第一阈值数目的读取操作触发额外错误控制操作。当确定在所述粘性读取模式期间使用所述特定参数针对至少所述第一阈值数目的读取操作触发所述额外错误控制操作时，通过使用与所述存储器子系统相关联的默认参数执行进一步的读取操作而退出所述粘性读取模式。
- 用于多个数据存储体的共享错误校验及校正逻辑-201980068882.6
- 高橋進;藤澤宏樹 - 美光科技公司
- 2019-06-20 - 2021-05-28 - G11C29/52
- 本发明揭示与可执行错误校验及校正ECC功能的存储器装置相关的系统及方法。所述系统及方法可采用可在两个或更多个存储体(0到7)之间共享的ECC逻辑(162A到162D、164A到164D、166A到166D、168A到168D)。所述ECC逻辑可用于执行例如读取、写入及屏蔽写入操作等存储器操作，且可提高存储数据的可靠性。
- 处于邻近数据状态之间的谷值中的存储器单元状态-201710970307.8
- 西瓦格纳纳穆·帕塔萨拉蒂;帕特里克·R·哈亚特;穆斯塔法·N·凯纳克;罗伯特·B·艾森胡特 - 美光科技公司
- 2013-07-31 - 2021-05-07 - G11C29/52
- 本发明包含与处于邻近数据状态之间的谷值中的存储器单元状态有关的设备及方法。若干种方法可包含确定存储器单元的状态是否处于与相应数据状态相关联的邻近状态分布之间的谷值中。所述方法还可包含发射指示所述存储器单元的数据状态及所述存储器单元的所述状态是否处于所述谷值中的信号。
- 为存储设备提供ECC的方法、ECC模块及存储设备-202011452622.X
- 王时;林岗 - 上海忆芯实业有限公司
- 2019-07-05 - 2021-03-19 - G11C29/52
- 本申请涉及存储设备提供ECC的方法、ECC模块及存储设备。该方法包括：响应于接收到写命令，若写命令要写入的数据属于第一数据单元的地址范围，则将写命令要写入的数据写入单拍缓存，单拍缓存的大小能容纳一个数据单元；为单拍缓存存储的数据单元计算校验数据，并得到同第一数据单元对应的第一ECC单元；根据第一数据单元的地址计算第一ECC单元的地址；生成指示第一ECC单元的地址的写命令，以将第一ECC单元写入DRAM。
- 用于闪存装置的错误更正码单元、自我测试方法及控制器-201711172528.7
- 翁晟佑 - 慧荣科技股份有限公司
- 2014-01-09 - 2021-01-26 - G11C29/52
- 本发明公开了一种应用于一闪存装置的错误更正码单元、一种应用于一闪存装置的自我测试方法以及一种记忆装置的控制器。所述自我测试方法包括：产生一输入数据；对所述输入数据进行编码以产生相对应的一错误更正码；使用所述输入数据与所述错误更正码来模拟产生读取所述闪存装置中一闪存的一数据页所得到的一软信息；以及对所述软信息进行译码以得到一译码结果。通过本发明，由于可以利用数据量很少的种子数据来仿真产生读取所述闪存装置中一闪存的一数据页所得到的一软信息，因此，自我测试电路具有很小的芯片面积，且可以产生类似实际自闪存中所读取的数据，供闪存装置在出厂前进行测试以判断其读取与译码质量，有成本低以及高效率的优点。
- 读取错误恢复-201980038939.8
- 罗贤钢;H·R·桑吉迪;罗婷;K·K·姆奇尔拉 - 美光科技公司
- 2019-05-07 - 2021-01-22 - G11C29/52
- 公开系统和方法，其包含将用于一组码字CW的错误恢复数据结构保存在存储系统中；以及使用一组错误处置EH步骤对所述组CW执行错误恢复，直到所述组CW中的每一CW在所述错误恢复数据结构中指示为可校正为止。所述错误恢复可包含：确定所述组CW中的每一CW是否可通过EH步骤来校正；将确定CW可通过所述EH步骤来校正的指示存储在所述错误恢复数据结构中；确定所述组CW中的一或多个CW在所述错误恢复数据结构中是否不指示为可校正，以及响应于确定所述组CW中的一或多个CW在所述错误恢复数据结构中不指示为可校正，递增所述特定EH步骤。
- 减缓存储器子系统中存储器单元的电压状况-201980017542.0
- K·K·姆奇尔拉;V·P·拉亚普鲁;P·费利;S·K·瑞特南;S·帕塔萨拉蒂;林其松;S·诺埃尔;M·N·凯纳克 - 美光科技公司
- 2019-02-01 - 2020-10-23 - G11C29/52
- 可以识别已对紧邻存储器组件的特定存储器单元的一或多个存储器单元执行的操作的数量。可以基于操作的所识别数量来关于所述特定存储器单元是否已从与降低的错误率相关联的状态转变到与增加的错误率相关联的另一种状态作出确定。响应于确定所述特定存储器单元已从与所述降低的错误率相关联的所述状态转变到与所述增加的错误率相关联的所述另一种状态，可以对所述特定存储器单元执行操作以将所述特定存储器单元从与所述增加的错误率相关联的所述另一种状态转变到与所述降低的错误率相关联的所述状态。
- 使用存储装置的方法、存储装置和存储装置组件-201710253286.8
- 简·奥特斯泰特;迈克尔·格塞尔;托马斯·克恩;托马斯·拉贝纳尔特 - 英飞凌科技股份有限公司
- 2017-04-18 - 2020-10-16 - G11C29/52
- 在各种实施方式中，提供了一种使用存储装置的方法、存储装置和存储装置组件。方法可以包括：将数据单元、第一码的校验单元和第二码的校验单元存储在存储装置的存储单元中，其中，数据单元和第一码的校验单元形成第一码的码字，并且其中，数据单元和第二码的校验单元形成第二码的码字；将用于错误校正的第二码应用于数据单元的至少一部分中和/或第一码的校验单元的至少一部分中；在校正错误之后，保留数据单元和第一码的校验单元的至少保留部分，并且删除第二码的校验单元的至少删除部分，从而释放被第二码的校验单元的删除部分所占用的存储单元；以及在存储装置的后续使用期间，将数据存储在所释放的存储单元的至少重用部分中。
- 基于异构混合内存的NVM坏块识别处理及纠错方法和系统-201410827741.7
- 薛英仪;马先明;庞观士;陈志列;王志远;沈航;梁艳妮;徐成泽 - 研祥智能科技股份有限公司
- 2014-12-25 - 2020-09-18 - G11C29/52
- 本发明提供了一种基于异构混合内存的NVM坏块识别处理及纠错方法，该方法包括：在自检过程中，执行：检测NVM的块中的每个地址单元中的数据，如果块中任一地址单元中的数据，对读取的所述数据运算后得到的数据与将运算后得到的数据写入地址单元后再次读取得到的数据不相同，则判定块为坏块；如果块中所有地址单元中的数据，对读取的所述数据运算后得到的数据与将运算后得到的数据写入地址单元后再次读取得到的数据都相同，则判定块为好块。将读取的数据进行运算后写入相同的地址，能识别NVM中的坏块并且降低误判的几率，保证NVM内存中的数据的可靠性和完整性。此外，还提供了一种基于异构混合内存的NVM坏块识别处理及纠错系统。
- 固态硬盘的数据完整性检测方法、系统、设备及存储介质-202010443949.4
- 王辉;李振华 - 深圳佰维存储科技股份有限公司
- 2020-05-22 - 2020-09-11 - G11C29/52
- 本发明公开一种固态硬盘的数据完整性检测方法，该数据完整性检测方法包括上位机写入数据到待测固态硬盘中，并将写入到待测固态硬盘中的数据记录在预设位置；在检测到待测固态硬盘异常断电时，停止写入数据，并对最后写入待测固态硬盘中的数据增加停止字符；在检测到待测固态硬盘重新上电时，读取待测固态硬盘内的数据，并根据所述停止字符查询待测固态硬盘断电前已写入的数据；将查询到的数据与记录在预设位置的数据进行比对，根据比对结果判断待测固态硬盘在断电前所写入的数据是否完整。本发明有利于检测待测固态硬盘在异常断电状态下写入数据的完整性和准确性。此外，本发明还公开一种固态硬盘的数据完整性检测系统、设备及存储介质。
- 能够对地址进行加扰的半导体系统-201911102194.5
- 裴智慧 - 爱思开海力士有限公司
- 2019-11-12 - 2020-08-28 - G11C29/52
- 提供一种能够对地址进行加扰的半导体系统。根据一个实施例的半导体系统包括模块控制器和被配置为从模块控制器接收逻辑地址的多个半导体芯片。该半导体系统还包括多个加扰电路，其为多个半导体芯片中的每个半导体芯片提供加扰电路，所述多个加扰电路被配置为接收逻辑地址并且针对多个半导体芯片输出对应物理地址。多个加扰电路中的每个加扰电路被配置为接收相同的逻辑地址并且输出与由多个加扰电路的其他加扰电路输出的物理地址不同的对应物理地址。
- 校准电路及包括该校准电路的半导体存储器件-201910716005.7
- 崔训对 - 三星电子株式会社
- 2019-08-05 - 2020-02-25 - G11C29/52
- 本公开提供了校准电路及包括该校准电路的半导体存储器件。该校准电路包括：第一上拉单元和第二上拉单元，第一上拉单元和第二上拉单元均接收上拉代码并连接在与外部电阻器连接的焊盘和第一电源电压之间；下拉单元，该下拉单元连接在焊盘与第二电源电压之间并接收下拉代码；比较器，该比较器比较第一电压与参考电压，然后比较第二电压与参考电压；第一数字滤波器，该第一数字滤波器基于第一电压与参考电压的第一比较结果调整上拉代码；以及第二数字滤波器，该第二数字滤波器基于第二电压与参考电压的第二比较结果调整下拉代码。
- 专利分类
