[发明专利]半导体装置及其制造方法在审
| 申请号： | 201910131043.6 | 申请日： | 2019-02-20 |
| 公开（公告）号： | CN110491858A | 公开（公告）日： | 2019-11-22 |
| 发明（设计）人： | 箭内良广 | 申请（专利权）人： | 东芝存储器株式会社 |
| 主分类号： | H01L23/538 | 分类号： | H01L23/538;H01L21/768;H01L27/11524;H01L27/11551;H01L27/1157;H01L27/11578 |
| 代理公司： | 11287 北京律盟知识产权代理有限责任公司 | 代理人： | 杨林勳<国际申请>=<国际公布>=<进入 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及半导体装置及其制造方法。半导体装置具备衬底、以及积层在衬底上方的多个导电层及多个绝缘层。包含多个导电层及多个绝缘层的积层构造的端部具有将导电层设为各级的踏面的阶梯构造。阶梯构造具有各级的立板相互相向的第1阶差部与第2阶差部的阶差对。多个阶差对在阶梯构造中呈阶梯状设置在不同高度。多个第1接触插塞设置在第1阶差部的各级的踏面上。第2接触插塞以如下方式设置：在阶差对的第1阶差部与第2阶差部之间的中间区域或第2阶差部的至少一者，在积层构造内沿导电层及绝缘层的积层方向延伸。CMOS电路设置在积层构造的下方，且与第2接触插塞电连接。第2接触插塞设置在未设有第1接触插塞的中间区域或第2阶差部的至少一者。 | ||
| 搜索关键词： | 阶差部 接触插塞 积层 导电层 绝缘层 阶梯构造 阶差 半导体装置 中间区域 衬底 阶梯状设置 方式设置 方向延伸 电连接 立板 相向 制造 | ||
【主权项】：
1.一种半导体装置，具备：/n衬底；以及/n多个导电层及多个绝缘层，积层在所述衬底的上方；/n包含所述多个导电层及所述多个绝缘层的积层构造的端部具有将所述导电层设为各级的踏面的阶梯构造，/n所述阶梯构造具有各级的立板相互相向的第1阶差部与第2阶差部的阶差对，且还具备：/n多个第1接触插塞，多个所述阶差对在所述阶梯构造中呈阶梯状设置在不同高度，所述多个第1接触插塞设置在所述第1阶差部的各级的踏面上；/n第2接触插塞，以如下方式设置：在所述阶差对的所述第1阶差部与所述第2阶差部之间的中间区域或所述第2阶差部的至少一者，在所述积层构造内沿所述导电层及所述绝缘层的积层方向延伸；以及/nCMOS(Complementary Metal Oxide Semiconductor)电路，设置在所述积层构造的下方，与所述第2接触插塞电连接；且/n所述第2接触插塞设置在未设有所述第1接触插塞的所述中间区域或未设有所述第1接触插塞的所述第2阶差部的至少一者。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社，未经东芝存储器株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201910131043.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种适用于高压功率器件模块封装的DBC结构
- 下一篇：晶片封装体及其制造方法
