[发明专利]纳米结构的制备方法在审
申请号: | 201910108832.8 | 申请日: | 2019-02-03 |
公开(公告)号: | CN109904062A | 公开(公告)日: | 2019-06-18 |
发明(设计)人: | 张兆浩;张青竹;顾杰;殷华湘 | 申请(专利权)人: | 中国科学院微电子研究所 |
主分类号: | H01L21/027 | 分类号: | H01L21/027 |
代理公司: | 北京康信知识产权代理有限责任公司 11240 | 代理人: | 韩建伟 |
地址: | 100029 *** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种纳米结构的制备方法。该制备方法包括以下步骤:S1,在衬底上形成牺牲层以及覆盖牺牲层侧面的侧墙;S2,去除牺牲层,并形成位于侧墙一侧或覆盖侧墙的掩膜预备层;S3,采用光刻工艺刻蚀位于侧墙一侧的掩膜预备层,或采用光刻工艺刻蚀覆盖侧墙的掩膜预备层以使至少一侧的侧墙裸露,形成图形化结构层;S4,以裸露的侧墙和图形化结构层为掩膜刻蚀衬底,得到纳米结构。该制备方法通过将侧墙转移技术与传统光刻技术结合,提高了纳米结构的刻蚀效率,解决了纳米图形转移技术直写光刻技术效率较低的问题,同时避免了单独采用侧墙图形转移技术在大面积的图形、高密度图形曝光时产生的严重邻近效应,能够有效地形成大面积图形。 | ||
搜索关键词: | 侧墙 纳米结构 掩膜 制备 牺牲层 预备层 刻蚀 图形化结构层 光刻工艺 光刻技术 衬底 覆盖 裸露 图形转移技术 大面积图形 高密度图形 刻蚀效率 邻近效应 纳米图形 有效地 去除 直写 侧面 曝光 | ||
【主权项】:
1.一种纳米结构的制备方法,其特征在于,包括以下步骤:S1,在衬底(10)上形成牺牲层(30)以及覆盖所述牺牲层(30)侧面的侧墙(50);S2,去除所述牺牲层(30),并形成位于所述侧墙(50)一侧或覆盖所述侧墙(50)的掩膜预备层(610);S3,采用光刻工艺刻蚀位于所述侧墙(50)一侧的所述掩膜预备层(610),或采用光刻工艺刻蚀覆盖所述侧墙(50)的所述掩膜预备层(610)以使至少一侧的所述侧墙(50)裸露,形成图形化结构层(60);S4,以裸露的所述侧墙(50)和所述图形化结构层(60)为掩膜刻蚀所述衬底(10),得到所述纳米结构(80)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201910108832.8/,转载请声明来源钻瓜专利网。
- 上一篇:一种碳化硅晶圆减薄的制作方法
- 下一篇:MEMS器件及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造