[发明专利]高速缓存控制感知的存储器控制器在审
| 申请号： | 201880088583.4 | 申请日： | 2018-09-19 |
| 公开（公告）号： | CN111684427A | 公开（公告）日： | 2020-09-18 |
| 发明（设计）人： | 拉温德拉·N·巴尔加瓦;加内什·巴拉里斯南 | 申请（专利权）人： | 超威半导体公司 |
| 主分类号： | G06F12/0893 | 分类号： | G06F12/0893 |
| 代理公司： | 上海胜康律师事务所 31263 | 代理人： | 李献忠;邱晓敏 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 公开了用于执行计算系统的高效存储器访问的系统、设备和方法。外部系统存储器用作最后层级高速缓存并且包括多种类型的动态随机存取存储器(DRAM)中的一种。存储器控制器基于相同的单个接收到的存储器请求来生成标签请求和单独的数据请求。所述标签请求的发送优先于发送所述数据请求。在所述标签请求的处理期间执行部分标签比较。如果针对所述部分标签比较检测到标签未命中，则取消所述数据请求，并且将所述存储器请求发送到主存储器。如果针对所述部分标签比较检测到一个或多个标签命中，则对所述数据请求的处理取决于完整标签比较的结果。 | ||
| 搜索关键词： | 高速缓存 控制 感知 存储器 控制器 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于超威半导体公司，未经超威半导体公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201880088583.4/，转载请声明来源钻瓜专利网。
- 同类专利
- 提供动态随机存取存储器高速缓存作为第二类型存储器-202080083166.8
- B.阿巴里;A.布尤克托苏努格鲁;B.辛哈罗伊 - 国际商业机器公司
- 2020-11-30 - 2022-07-12 - G06F12/0893
- 提供了用于由处理器在计算系统中提供动态随机存取存储器(“DRAM”)高速缓存作为第二类型存储器的各种实施例。可使用DRAM的一个或多个空闲位、数据压缩操作或其组合来清除存储器行中的选定量的字节。高速缓存目录和数据可以存储在存储器行中。DRAM高速缓存被配置为第二类型存储器的高速缓存。
- 半导体装置-201980027282.5
- 山崎舜平;加藤清;木村肇;宫口厚;井上达则 - 株式会社半导体能源研究所
- 2019-04-22 - 2020-12-04 - G06F12/0893
- 提供一种能够改变存储装置的各层次的存储区域的半导体装置。一种半导体装置，包括具有第一及第二存储电路的存储装置及控制电路。第一存储电路包括第一电容器及具有保持第一电容器所保持的电荷的功能的第一晶体管，第二存储电路包括第二晶体管、电连接到所述第二晶体管的栅极的第二电容器及具有保持第二电容器所保持的电荷的功能的第三晶体管。第一及第三晶体管包括具有氧化物半导体的半导体层、栅极及背栅极。通过调整施加到第一或第三晶体管的背栅极的电压来改变第一或第二存储电路中的各存储区域。
- 高速缓存控制感知的存储器控制器-201880088583.4
- 拉温德拉·N·巴尔加瓦;加内什·巴拉里斯南 - 超威半导体公司
- 2018-09-19 - 2020-09-18 - G06F12/0893
- 公开了用于执行计算系统的高效存储器访问的系统、设备和方法。外部系统存储器用作最后层级高速缓存并且包括多种类型的动态随机存取存储器(DRAM)中的一种。存储器控制器基于相同的单个接收到的存储器请求来生成标签请求和单独的数据请求。所述标签请求的发送优先于发送所述数据请求。在所述标签请求的处理期间执行部分标签比较。如果针对所述部分标签比较检测到标签未命中，则取消所述数据请求，并且将所述存储器请求发送到主存储器。如果针对所述部分标签比较检测到一个或多个标签命中，则对所述数据请求的处理取决于完整标签比较的结果。
- 具有动态高速缓冲存储器管理的存储器装置-201880056006.7
- K·K·马奇诶拉;P·菲利;A·马尔谢;D·J·哈伯德;C·S·哈立;K·R·布兰特;S·R·瑞特南;李云;M·S·汉密尔顿 - 美光科技公司
- 2018-08-16 - 2020-05-01 - G06F12/0893
- 一种存储器系统包含：存储器阵列，其具有多个存储器胞元；及控制器，其耦合至所述存储器阵列，所述控制器经配置以：选择存储有效数据的垃圾收集GC源块，计算用于表示所述GC源块内的所述有效数据的量的用于所述GC源块的有效数据度量，及基于所述有效数据度量指定用于可用存储器块的存储模式，其中所述存储模式是用于控制经所述存储器胞元中的每一者存储的位的数目以用于后续或即将到来的数据写入。
- 缓存行数据-201880055361.2
- D·凯格德斯;R·M·沃克 - 美光科技公司
- 2018-08-28 - 2020-04-21 - G06F12/0893
- 本公开包含与具有缓存行数据的存储器数据有关的设备及方法。实例设备可将数据存储于缓存中的多个缓存行中，其中所述多个行中的每一者包含可单独存取的多个数据块。
- 高速缓存缓冲器-201880055771.7
- D·凯格德斯;R·M·沃克 - 美光科技公司
- 2018-08-28 - 2020-04-17 - G06F12/0893
- 本公开包含与高速缓存缓冲器有关的设备和方法。实例设备能够将与请求相关联的数据存储在多个缓冲器中的一个缓冲器中，且使用所述多个缓冲器中的所述缓冲器来服务对于与所述请求相关联的数据的后续请求。所述高速缓存控制器能够在服务所述请求的同时服务所述后续请求。
- 使用动态随机存取存储器(DRAM)高速缓存指示符高速缓存存储器以提供可扩展DRAM高速缓存管理-201780010596.5
- N·瓦伊德亚纳坦;M·C·A·A·黑德斯;C·B·韦里利 - 高通股份有限公司
- 2017-02-01 - 2018-10-23 - G06F12/0893
- 本发明提供使用动态随机存取存储器DRAM高速缓存指示符高速缓存存储器以提供可扩展DRAM高速缓存管理。在一个方面中，提供DRAM高速缓存管理电路以管理对高带宽存储器中的DRAM高速缓存存储器的存取。所述DRAM高速缓存管理电路包括DRAM高速缓存指示符高速缓存存储器，其存储从系统存储器DRAM中的主控表读取并含有DRAM高速缓存指示符的主控表项。所述DRAM高速缓存指示符使得所述DRAM高速缓存管理电路能够确定所述系统存储器DRAM中的存储器行是否在高带宽存储器的所述DRAM高速缓存存储器中被高速缓存，且如果是，那么确定所述存储器行被存储在所述DRAM高速缓存存储器的哪一路中。基于所述DRAM高速缓存指示符高速缓存存储器，所述DRAM高速缓存管理电路可确定是否采用所述DRAM高速缓存存储器及/或所述系统存储器DRAM而以优化方式执行存储器存取操作。
- 基于运行时硬件计数器和对应用的离线建立简档的自适应高速缓存架构-201680041136.4
- R·卡马罗塔;K·雅拉曼奇利;A·安萨里;A·K·潘达;R·G·贝拉哈 - 高通股份有限公司
- 2016-06-15 - 2018-03-27 - G06F12/0893
- 方面包括用于实现生成高速缓存存储器配置的计算设备、系统和方法。服务器可以将机器学习应用于上下文数据。服务器可以确定与针对计算设备的高速缓存存储器的上下文数据相关的高速缓存存储器配置，并且预测计算设备上的对应用的执行。方面包括用于实现配置计算设备的高速缓存存储器的计算设备、系统和方法。计算设备可以基于至少硬件数据门限和第一硬件数据来对与预测的应用执行相关的多个高速缓存存储器配置进行分类。响应于第一高速缓存存储器配置被分类用于第一硬件数据，计算设备可以从多个高速缓存存储器配置选择出第一高速缓存存储器配置，并且基于第一高速缓存存储器配置来在运行时配置高速缓存存储器。
- 专利分类
