[实用新型]一种时钟相位检测系统有效
| 申请号： | 201821064219.8 | 申请日： | 2018-07-05 |
| 公开（公告）号： | CN208337544U | 公开（公告）日： | 2019-01-04 |
| 发明（设计）人： | 皮德义;刘昌;刘金亮 | 申请（专利权）人： | 新港海岸（北京）科技有限公司 |
| 主分类号： | H03L7/091 | 分类号： | H03L7/091 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 王宝筠 |
| 地址： | 100102 北京市朝阳区*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本申请提供一种时钟相位检测系统，包括用于接收第一时钟信号，对第一时钟信号进行采样的第一采样单元、用于接收第二时钟信号，对第二时钟信号进行采样的第二采样单元、同时与第一采样单元和第二采样单元连接，用于依据第一采样单元发送的第一采样信息和第二采样单元发送的第二采样信息，得到第一时钟信号与第二时钟信号的相位差的鉴相器、分别与鉴相器、第一采样单元、第二采样单元连接，用于依据鉴相器输出的相位差，发送第三时钟信号至第一采样单元和第二采样单元，以使得第一采样单元和第二采样单元将所述第三时钟信号的频率作为采样频率进行工作的采样控制单元。本申请能够获得高精度的时钟相位差数值。 | ||
| 搜索关键词： | 采样单元 时钟信号 鉴相器 采样信息 检测系统 时钟相位 相位差 发送 采样 时钟相位差 采样控制 采样频率 申请 输出 | ||
【主权项】：
1.一种时钟相位检测系统，其特征在于，包括：用于接收第一时钟信号，对所述第一时钟信号进行采样的第一采样单元；用于接收第二时钟信号，对所述第二时钟信号进行采样的第二采样单元；同时与所述第一采样单元和所述第二采样单元连接，用于依据所述第一采样单元发送的第一采样信息和所述第二采样单元发送的第二采样信息，得到所述第一时钟信号与所述第二时钟信号的相位差的鉴相器；分别与所述鉴相器、所述第一采样单元、所述第二采样单元连接，用于依据所述鉴相器输出的相位差，发送第三时钟信号至所述第一采样单元和所述第二采样单元，以使得所述第一采样单元和所述第二采样单元将所述第三时钟信号的频率作为采样频率进行采样的采样控制单元。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于新港海岸（北京）科技有限公司，未经新港海岸（北京）科技有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201821064219.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 鉴频鉴相器电路-201810318222.6
- 薛盘斗;冯光涛;张步新 - 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司
- 2018-04-10 - 2019-10-22 - H03L7/091
- 一种鉴频鉴相器电路，包括：第一信号鉴相支路，用于根据第一信号输出第一输出信号，所述第一输出信号与第一信号的上升沿相关；第二信号鉴相支路，用于根据第二信号输出第二输出信号，所述第二输出信号与第二信号的上升沿相关，所述第一信号相位优先于第二信号，相位差范围为[0，2π]；若第一信号和第二信号的相位差大于π，当第一信号的上升沿到来后，第一输出信号保持为高电平，当第二信号的上升沿到来后，第二输出信号保持为低电平。本发明通过在第一信号鉴相支路和第二信号鉴相支路中分别设置第一输入单元和第二输入单元，以控制第一信号和第二信号上升沿到来时其所在支路的输出，从而彻底防止了盲区的产生，并加快整个电路的捕获过程。
- 一种基于锁相延迟的多ADC同步装置-201910554891.8
- 黄武煌;杨建原;杨扩军;王厚军;叶芃;邱渡裕;谭峰 - 电子科技大学
- 2019-06-25 - 2019-10-18 - H03L7/091
- 本发明公开了一种基于锁相延迟的多ADC同步装置，先通过FPGA产生时钟同步信号SYNC和SPI控制命令，时钟生成器和脉冲发生器在SPI控制命令下先进行初始化配置，并依次对第一级锁相环和第二级锁相环进行锁定，然后基于时钟树结构连接方式的双级联型的锁相环结构，实现多ADC的同步复位信号。
- 用于校准频率合成器的方法和装置-201480062428.7
- 高翔;林莉 - 马维尔国际贸易有限公司
- 2014-11-13 - 2019-05-17 - H03L7/091
- 本公开的方面提供了一种电路，该电路包括检测器、环路滤波器和控制器。检测器被配置为生成指示参考时钟信号与反馈时钟信号之间的时序差的第一信号。反馈时钟信号基于来自振荡器的振荡信号来生成。振荡器包括第一调谐电路和第二调谐电路以调谐振荡信号的频率。环路滤波器被配置为从第一信号中滤除频率分量的一部分以生成用于调谐振荡器的第一调谐电路的第二信号。控制器被配置为基于第一信号和第二信号来调谐第二调谐电路。
- 鉴相器电路和估计相位的方法-201811306692.7
- 汉斯·范·德瑞斯特 - QORVO美国公司
- 2018-11-05 - 2019-05-14 - H03L7/091
- 本申请涉及鉴相器电路和估计相位的方法。鉴相器电路包括：振荡器电路；边沿检测和校正电路；采样器电路；以及加法器电路。所述振荡器电路被配置为提供锯齿波振荡器信号。所述边沿检测和校正电路被配置为接收同相信号和正交信号，在所述同相信号和所述正交信号的每个边沿期间提供边沿检测信号，并且基于所述边沿是在所述同相信号中还是在所述正交信号中和所述边沿是上升沿还是下降沿而提供边沿校正信号。所述采样器电路被配置为响应于所述边沿检测信号而对所述锯齿波振荡器信号进行采样。所述加法器电路被配置为从所采样的锯齿波振荡器信号中减去所述边沿校正信号以提供相位估计信号。
- 一种锁相环中的时间数字转换器-201811005396.3
- 周盛华;宋冉 - 华为技术有限公司
- 2015-03-25 - 2019-02-22 - H03L7/091
- 本发明公开了一种锁相环中的时间数字转换器，能够提高锁相精度。该时间数字转换器包括输入第一信号的延时单元和输入第二信号的采样单元，其中：延时单元，包括顺次串联的第一延时链、第二延时链和第三延时链，用于对第一信号进行延时；第一延时链包括至少一个第一延时器，第二延时链包括至少三个第二延时器，第三延时链包括至少一个第三延时器，第一延时器的延时长度和第三延时器的延时长度大于第二延时器的延时长度；采样单元，用于在第二信号的预设时刻，对延时单元中的第一延时链中的各第一延时器、第二延时链中的各第二延时器以及第三延时链中的各第三延时器的输出信号进行采样，输出采样信号。
- 相位补偿方法及相关的锁相回路模块-201710628407.2
- 卓庭楠;郑凯文;童泰来 - 晨星半导体股份有限公司
- 2017-07-28 - 2019-02-05 - H03L7/091
- 一种相位补偿方法，用于一通信装置的一锁相回路模块，包含有根据一输入信号，决定输出一最大似然相位至该锁相回路模块的一振荡器，或输出数字辅助相位误差至该锁相回路模块的一滤波器；其中，该最大似然相位为利用一最大似然方法估计该输入信号中已知数据所产生的相位，且该数字辅助相位误差为使用一数据辅助方法估计该输入信号中该已知数据所产生的相位误差。
- 一种时钟相位检测系统-201821064219.8
- 皮德义;刘昌;刘金亮 - 新港海岸（北京）科技有限公司
- 2018-07-05 - 2019-01-04 - H03L7/091
- 本申请提供一种时钟相位检测系统，包括用于接收第一时钟信号，对第一时钟信号进行采样的第一采样单元、用于接收第二时钟信号，对第二时钟信号进行采样的第二采样单元、同时与第一采样单元和第二采样单元连接，用于依据第一采样单元发送的第一采样信息和第二采样单元发送的第二采样信息，得到第一时钟信号与第二时钟信号的相位差的鉴相器、分别与鉴相器、第一采样单元、第二采样单元连接，用于依据鉴相器输出的相位差，发送第三时钟信号至第一采样单元和第二采样单元，以使得第一采样单元和第二采样单元将所述第三时钟信号的频率作为采样频率进行工作的采样控制单元。本申请能够获得高精度的时钟相位差数值。
- 一种四相时钟分配电路-201821075250.1
- 孙彩堂;代友;张春秀 - 吉林大学
- 2018-07-06 - 2018-11-06 - H03L7/091
- 本实用新型涉及时钟分相技术领域，特别涉及一种四相时钟分配电路。本实用新型的四相时钟分配电路，包括分频器和至少四个锁定环电路，分频器的输入端连接待分频信号，分频器具有至少四个输出端，分频器的输出端分别与锁定环电路的输入端一一对应连接，锁定环电路的输出端分别与对应的ADC的输入端连接；分频器接收待分频信号并输出四路参考信号，各路参考信号经对应得锁定环电路处理后生成对应得精准时钟后，输送至对应的所述ADC；其中，相邻的两个精准时钟的相位差为90°。本实用新型的四相时钟分配电路，将分频器设置于锁定环电路之前，并将待分频信号直接输送给分频器，能够缩短建立四路时钟所花费的时间。
- 一种时钟相位检测系统-201810730399.7
- 皮德义;刘昌;刘金亮 - 新港海岸（北京）科技有限公司
- 2018-07-05 - 2018-09-28 - H03L7/091
- 本申请提供一种时钟相位检测系统，包括用于接收第一时钟信号，对第一时钟信号进行采样的第一采样单元、用于接收第二时钟信号，对第二时钟信号进行采样的第二采样单元、同时与第一采样单元和第二采样单元连接，用于依据第一采样单元发送的第一采样信息和第二采样单元发送的第二采样信息，得到第一时钟信号与第二时钟信号的相位差的鉴相器、分别与鉴相器、第一采样单元、第二采样单元连接，用于依据鉴相器输出的相位差，发送第三时钟信号至第一采样单元和第二采样单元，以使得第一采样单元和第二采样单元将所述第三时钟信号的频率作为采样频率进行工作的采样控制单元。本申请能够获得高精度的时钟相位差数值。
- 相位检测装置以及相位调整方法-201510245375.9
- 王维宇;应振明 - 威盛电子股份有限公司
- 2015-05-14 - 2018-02-27 - H03L7/091
- 一种相位检测装置以及相位调整方法。依据接连产生的第一数据取样值、第二数据取样值以及第三数据取样值判断是否输出相位调整控制信号，以调整取样数据信号所依据的取样时钟信号的相位。
- 一种超低功耗的带通鉴频器及其鉴频方法及其使用方法-201710850966.8
- 戴承萍 - 戴承萍
- 2017-09-20 - 2018-02-23 - H03L7/091
- 本发明公开了一种超低功耗的带通鉴频器及其鉴频方法及其使用方法，其装置包括底座，所述底座顶部外壁的四周焊接有外壳，且外壳的四周内壁卡接有电路板，所述电路板的顶部外壁开设有第一凹槽，且第一凹槽内壁焊接有检波器，所述电路板靠近检波器一侧的顶部外壁开设有第二凹槽，且第二凹槽内壁焊接有AD转换器，所述电路板靠近AD转换器一边的顶部外壁开设有第三凹槽，且第三凹槽内壁焊接有振荡器。本发明结构设计合理，半导体散热片和散热板为鉴频器起到了双重散热的作用，增加了鉴频器的使用寿命，检波器可以检测是否存在有效信号输入，控制处理器处于工作或者休眠状态，使处理器不会时刻处于通电工作状态，大大降低带通鉴频器的功耗。
- 鉴相器和时钟与数据恢复电路-201720920767.5
- 康裕航;李志才;巫朝发;宋琳;黄志正 - 北京集创北方科技股份有限公司
- 2017-07-26 - 2018-02-13 - H03L7/091
- 本实用新型公开了一种鉴相器和时钟与数据恢复电路。其中，该鉴相器包括数据采样电路、积分比较电路和逻辑电路，数据采样电路和积分比较电路的输入端分别接收数据流，数据采样电路和积分比较电路的输出端分别与逻辑电路的输入端连接；数据采样电路，用于对数据流进行波特率采样，得到数据采样序列；积分比较电路，用于对数据流进行积分比较后，得到量化后的数字信号；逻辑电路，用于依据数据采样序列和量化后的数字信号，输出对应的电平信号。本实用新型解决了由于现有获取边沿采样信息过程中，采用传统的Bang‑Bang鉴相器的CDR电路导致功耗大的技术问题。
- 时脉与数据回复装置-201720236753.1
- 刘熙恩;刘文坤;苏俊仁 - 奕力科技股份有限公司
- 2017-03-10 - 2017-10-27 - H03L7/091
- 本实用新型提供一种时脉与数据回复装置，其包括锁相环路、遮罩信号产生电路、第一时脉提取器以及第二时脉提取器。遮罩信号产生电路接收锁相环路的多个输出时脉信号当中的至少一个，以便产生遮罩信号。第一时脉提取器根据遮罩信号的遮罩控制，而从数据信号中提取时脉成份作为锁相环路的参考时脉信号。第二时脉提取器根据遮罩信号的遮罩控制，而从这些输出时脉信号当中的一个对应输出时脉信号中提取对应时脉成份作为锁相环路的反馈时脉信号。
- 鉴相器和时钟与数据恢复电路-201710622981.7
- 康裕航;李志才;巫朝发;宋琳;黄志正 - 北京集创北方科技股份有限公司
- 2017-07-26 - 2017-10-17 - H03L7/091
- 本发明公开了一种鉴相器和时钟与数据恢复电路。其中，该鉴相器包括：数据采样电路，用于对数据流进行波特率采样，得到数据采样序列；积分比较电路，用于对数据流进行积分比较后，得到量化后的数字信号；逻辑电路，用于依据数据采样序列和量化后的数字信号，输出对应的电平信号。本发明解决了由于现有获取边沿采样信息过程中，采用传统的Bang‑Bang鉴相器的CDR电路导致功耗大的技术问题。
- 频率缩放方法、电路及相关联全数字锁相环路-201610870978.2
- 蔡宗宪;张智贤 - 台湾积体电路制造股份有限公司
- 2016-09-30 - 2017-08-18 - H03L7/091
- 本发明涉及频率缩放方法、电路及相关联全数字锁相环路。本发明揭示一种频率缩放方法。所述方法用于将全数字锁相环路ADPLL的输出频率从第一频率改变到不同于所述第一频率的第二频率。所述方法包含停止将第一振荡器调谐字OTW馈送到所述ADPLL的数控振荡器DCO，其中所述第一OTW是基于相对于所述第一频率获得的相位检测结果而产生；将第二OTW馈送到所述DCO以便将所述输出频率从所述第一频率改变到所述第二频率；及根据所述第二频率执行零相位重启ZPR操作以产生所述相位检测结果。本发明还揭示相关联ADPLL及频率缩放电路。
- 一种显示装置中的信号传输电路-201610162443.X
- 肖龙光;夏建龙;徐卫 - 青岛海信电器股份有限公司
- 2016-03-21 - 2016-08-10 - H03L7/091
- 本发明公开了一种显示装置中的信号传输电路。包括第一收发器、第二收发器和视频处理单元；第一收发器根据外部晶振产生的参考时钟信号和前端装置发送的数据的时钟信号，得到第一恢复时钟信号；将第一恢复时钟信号分别传输至视频处理单元和第二收发器，并采用第一恢复时钟信号将数据传输至视频处理单元；第二收发器根据第一恢复时钟信号，得到第二恢复时钟信号；将第二恢复时钟信号传输至视频处理单元，并采用第二恢复时钟信号接收视频处理单元发送的数据；视频处理单元采用第一恢复时钟信号，接收第一收发器发送的数据；以及采用第二恢复时钟信号，将数据传输至第二收发器，从而保证了第一收发器、视频处理单元与第二收发器数据传输的稳定性。
- 用于时钟和数据恢复的偏置开关式相位检测器-201410094950.5
- A·V·玛丽帕蒂尔;S·斯瑞尼瓦萨;A·B·赫阿雷;P·M·阿泽兹 - LSI公司
- 2014-03-14 - 2014-09-17 - H03L7/091
- 本发明涉及用于时钟和数据恢复的偏置开关式相位检测器。设备包含多个相位检测器电路和求和电路。多个相位检测器电路的每个可以配置为响应于相应的数据采样和中间过渡采样的对，产生相位上升信号和相位下降信号。求和电路可以配置为响应于多个相位检测器电路的相位上升和相位下降信号，产生调节信号。相位上升信号的总和以及相位下降信号的总和被加权，以向相位调节提供偏置。
- 门式电压控制振荡器与时钟脉冲数据回复电路-201210144224.0
- 喻柏莘;张家祥;汪鼎豪 - 创意电子股份有限公司;台湾积体电路制造股份有限公司
- 2012-05-10 - 2013-07-03 - H03L7/091
- 本发明提供一种门式电压控制振荡器，接收一门控信号，并根据该门控信号输出具有与该门控信号相对应的频率的一振荡信号，包括：一延迟单元，具有第一端与第二端；以及一多路复用器，其具有第一输入端、第二输入端、选择信号端以及输出端，其中该第一输入端与该选择信号端耦接至该门控信号，该第二输入端耦接至该延迟单元的该第一端，该输出端输出该振荡信号并耦接至该延迟单元的该第二端，该延迟单元延迟该振荡信号并输出至该第二输入端，且该多路复用器根据该门控信号选择输出该第一输入端或该第二输入端的信号。本发明的门式电压控制振荡器的电路具有更佳的对称性。
- 基准时钟采样数字锁相环/锁频环-201180047465.7
- 保罗·马特曼;约翰内斯·佩特鲁斯·安东尼厄斯·弗兰巴赫 - 意法爱立信有限公司
- 2011-09-28 - 2013-06-05 - H03L7/091
- 一种数字锁相环（DPLL）运行在频域中。通过利用（更高频率的）数控振荡器（DCO）时钟进行采样来确定基准频率时钟信号的周期（因此频率）。将该周期与表示所需频率的周期进行比较，且在环路滤波器中对频率误差信号求积分，并将积分后的频率误差信号作为DCO的控制输入。为了防止因频率确定和比较操作中的量化误差的累积而产生的杂散发射，在采样之前使基准频率时钟信号的状态转换边缘的到达时间随机化。边缘随机化控制信号优选地具有三角概率密度函数，且其频谱具有在DPLL的环路带宽之外的最大量的能量，因此，利用环路滤波器过滤掉因量化误差的累积所引起的杂散发射。
- 采样器电路-201180047188.X
- 保罗·马特曼;约翰内斯·柏图斯·安东尼乌斯·弗拉姆巴赫 - 意法爱立信有限公司
- 2011-09-28 - 2013-06-05 - H03L7/091
- 一种采样器电路包括多个串联连接的采样器单元和检测器电路。每个接续级包括并行的数量为前一级两倍的采样器单元，并且在前一级的采样频率的一半处加以钟控。每个采样器单元包括串联连接的钟控反相器的两个并行分支。钟控反相器操作以在施加的采样时钟的一个阶段期间对施加的信号反相，并且在另一个采样时钟阶段期间得到高阻抗输出。接续的钟控反相器利用采样时钟的相对（即正/负）版本进行钟控。检测器电路检查采样器单元的最后级的输出，并且可以例如包括OR（或）功能以便检测施加的输入信号中的状态转变。采样器电路表现出对于亚稳定性的免疫力和低功耗。
- 用于在振荡电路中控制相位的方法-201180033587.0
- 马丁·乌尔班;托比亚斯·布伦加藤纳 - 恩德莱斯和豪瑟尔两合公司
- 2011-06-20 - 2013-04-03 - H03L7/091
- 本发明涉及一种用于在振荡电路中将在机电变换器单元的发送信号和接收信号之间的相移控制到预定值的方法。本发明特征在于，包括：在基于该发送信号预定的离散时间点处采样该接收信号；将采样电压值与当存在预定相移时所述接收信号在相应的时间点处呈现的期望值比较；以及，在电压值与其期望值有偏差的情形下，基于该偏差的符号，降低或增加该发送信号的频率。
- USB2.0高速模式的串行时钟恢复电路-201110444863.4
- 陈峰;邰连梁;曾红军;李广仁 - 龙迅半导体科技(合肥)有限公司
- 2011-12-27 - 2013-01-02 - H03L7/091
- 本发明所设计电路满足USB2.0的速度要求，在异步串行接口接受端广泛使用，具有容忍数据抖动范围大，锁定时间快等特点。本发明描述的实施方法，已经在0.13um、0.35um工艺流片并验证，功耗和面积以及性能有明显优势。对本发明的侵权，一般可以对其实施电路的分析来判断，在无法得到其电路的情况下，可以对其芯片进行解剖、拍照的反向分析方法来判断。可能侵权的机构包括各种有厂、无厂的芯片设计公司，研究机构、学校等。
- 数模混合锁相环-201210188718.9
- K·Q·恩古因;付洁;朱潇挺 - 美国亚德诺半导体公司
- 2012-06-08 - 2012-12-12 - H03L7/091
- 本发明的示范性实施例提供一种数模混合锁相环。数字PLL可以与模拟PLL组合从而当初始基准时钟信号太低而不能维持模拟PLL中的稳定性时数字PLL的输出在高到足以维持模拟PLL中的稳定性的频率。数字PLL可以包括缩放电路，诸如在PLL的反馈路径中的分频器，以从较低频率的基准输入信号生成较高频率的输出信号。数字PLL还可以使用芯片上自由振荡式环形振荡器作为用于数字PLL引擎的时钟。
- 锁相环-200880113722.0
- 米歇尔·斯托里;尼古拉斯·索尔宁 - 剑桥硅无线电有限公司
- 2008-08-19 - 2010-09-29 - H03L7/091
- 一种锁相环，包括：振荡器，用于产生频率取决于至振荡器的输入的输出信号；采样装置，用于在与参考频率同步的时刻产生表示振荡器的输出的数字值序列；差分单元，用于产生表示序列中的连续值之间的差的反馈信号；以及积分器，用于对反馈信号与具有期望输出频率的信号之间的差进行积分；输入至振荡器的信号取决于积分器的输出。
- 时间误差检测装置与其方法-200910145394.9
- 谢鸿元 - 瑞昱半导体股份有限公司
- 2009-06-05 - 2009-12-09 - H03L7/091
- 时间误差检测装置与其方法。该估计方法包含有：利用第一时钟信号取样第二时钟信号且检测一第二时钟信号的边沿以产生一边沿信号；利用第一时钟信号再取样第二时钟信号以产生一延迟的边沿信号；在一由边沿信号所定义的期间内，使用一非同步计数器计算一第一时钟信号的时钟边沿的数量以产生一第一中介码；使用一时间至数字转换器产生一第二中介码以代表一介于第二时钟信号与延迟的边沿信号的时间差；并且使用第一中介码与第二中介码的加权总数产生一输出码。
- 锁相回路电路-200910000879.9
- 汪炳颖 - 联发科技股份有限公司
- 2009-01-20 - 2009-08-12 - H03L7/091
- 本发明提供一种锁相回路电路，包括相位检测器、比例型电荷泵、取样器、积分型电荷泵以及电压控制振荡器。相位检测器接收参考信号及第一时钟信号，并根据参考信号及第一时钟信号间的相位差产生相位误差信息。比例型电荷泵耦接于相位检测器，根据相位误差信息产生第一电压。取样器根据取样系数产生相位误差信息的取样信号。积分型电荷泵根据相位误差信息的取样信号产生第二电压，以及电压控制振荡器根据第一电压及第二电压之结合产生第二时钟信号。利用本发明可使积分型电荷泵路径的电容倍增，提高系统稳定性，节约系统的硬件空间，亦节省了制造成本。
- 延迟锁定回路电路及其中消除信号间抖动和偏移的方法-200810094809.X
- 黄志豪 - 奇景光电股份有限公司
- 2008-04-28 - 2009-07-29 - H03L7/091
- 一种延迟锁定回路电路，包含相位频率检测器、取样器、电荷泵、偏压产生器及压控单元。相位频率检测器通过检测输入时钟信号及反馈时钟信号间的相位差而输出相位差信号。取样器根据输入时钟信号延迟相位频率检测器所输出的相位差信号，以输出取样信号。电荷泵根据取样器所输出的取样信号产生控制电压。偏压产生器根据电荷泵所产生的控制电压产生偏压。压控单元由偏压产生器所产生的偏压控制，以根据输入时钟信号产生输出时钟信号，并输出反馈时钟信号至相位频率检测器。一种在延迟锁定回路电路中消除信号间抖动和偏移的方法亦在此公开。
- 专利分类
