专利名称
主分类
A 农业
B 作业;运输
C 化学;冶金
D 纺织;造纸
E 固定建筑物
F 机械工程、照明、加热
G 物理
H 电学
专利下载VIP
公布日期
2023-10-24 公布专利
2023-10-20 公布专利
2023-10-17 公布专利
2023-10-13 公布专利
2023-10-10 公布专利
2023-10-03 公布专利
2023-09-29 公布专利
2023-09-26 公布专利
2023-09-22 公布专利
2023-09-19 公布专利
更多 »
专利权人
国家电网公司
华为技术有限公司
浙江大学
中兴通讯股份有限公司
三星电子株式会社
中国石油化工股份有限公司
清华大学
鸿海精密工业股份有限公司
松下电器产业株式会社
上海交通大学
更多 »
钻瓜专利网为您找到相关结果9368444个,建议您升级VIP下载更多相关专利
  • [其他]-CN88103537无效
  • 阿尔文·鲁本·巴拉班;史蒂文·艾伦·斯特克勒 - RCA许可公司
  • 1988-06-09 - 1988-12-28 - H04N5/06
  • 一种电视设备的水平,接收一个根据时钟信号(CK)确定的频率采样和数字化的模拟复合视频信号(130)。模拟同步脉冲信号的前沿用插值法从数字化信号计算出来的。还接收表示水平振荡信号的过渡边沿的第二信号(OSC)。过渡边沿的定时包含在第一(MS)和第二(MK)信号部分中。计算出来的同步脉冲信号的前沿在相位上与振荡的过渡边沿加以比较,以产生供控制同步水平振荡器用的相位差信号(PH)。
  • 鉴相器
  • [发明专利]-CN88103537.8无效
  • 阿尔文·鲁本·巴拉班;史蒂文·艾伦·斯特克勒 - RCA许可公司
  • 1988-06-09 - 1992-06-03 - H04N5/12
  • 一种电视设备的水平,接收一个根据时钟信号(CK)确定的频率采样和数字化的模拟复合视频信号(130)。模拟同步脉冲信号的前沿用插值法从数字化信号计算出来的。还接收表示水平振荡信号的过渡边沿的第二信号(CSC)。过渡边沿的定时包含在第一(MS)和第二(MK)信号部分中。计算出来的同步脉冲信号的前沿在相位上与振荡的过渡边沿加以比较,以产生供控制同步水平振荡器用的相位信号(PH)。编号是根据图1的编号。
  • 鉴相器
  • [实用新型]-CN202020149961.X有效
  • 柳浦生 - 杭州士兰微电子股份有限公司
  • 2020-01-31 - 2020-08-25 - H03L7/08
  • 本实用新型公开了一种,包括:偏置电流产生单元,提供偏置电流;第一类源极跟随单元至第四类源极跟随单元,与所述偏置电流产生单元连接,接收所述偏置电流、第一差分输入信号、第二差分输入信号、第一差分输出信号和第二差分输出信号,以输出第一电流信号、第二电流信号;电阻分压单元,分别与所述第一类源极跟随单元至所述第四类源极跟随单元连接,根据所述第一电流信号和所述第二电流信号输出所述第一位差值信号和所述第二位差值信号。该提高了输出信号的精度,有效地降低了噪声干扰、提高了电路的整体增益。
  • 鉴相器
  • [实用新型]一种压控锁相电路-CN202123384814.4有效
  • 不公告发明人 - 江苏屹信航天科技有限公司
  • 2021-12-29 - 2022-07-26 - H03L7/099
  • 本实用新型公开了一种压控锁相电路,包括单片机、和压控振荡;单片机与电连接,用于对设置参数;的射频输入端输入参考频率信号,输出端输出相电压信号,相电压信号经过滤波放大后输入至压控振荡的压控输入端,压控振荡的输出端输出目标频率信号,目标频率信号还与的反馈端电连接。本实用新型通过输入的参考频率信号产生相电压信号,该相电压信号驱动压控振荡输出目标频率信号,该目标频率信号还反馈至中,通过单片机对进行调试,最终使压控振荡输出的目标频率信号趋于稳定
  • 一种压控锁相电路
  • [发明专利]一种鉴频和采用该鉴频的锁相环-CN02158590.3无效
  • 吉利久;窦训金;陈中建;冯文楠;葛岩;贾嵩;刘飞;刘凌 - 北京大学
  • 2002-12-26 - 2004-05-05 - H03L7/085
  • 本发明提供了一种双边鉴频及采用该鉴频的锁相环。双边鉴频,包括上升边鉴频逻辑模块,还包括下降边鉴频逻辑模块,下降边鉴频逻辑模块与上升边鉴频逻辑模块并联,构成双边鉴频上下半电路的鉴频逻辑模块一双边鉴频逻辑模块,双边鉴频逻辑模块输出端与输出逻辑模块相连,输出逻辑模块将上半电路双边鉴频逻辑模块和下半电路双边鉴频逻辑模块的输出脉冲信号进行逻辑操作,使得在输入信号的上升边和下降边都产生正比于两输入信号相差的up/dn信号。本发明的双边鉴频鉴频相速度快、增益高、减少相位误差累积、功耗小、电路结构简单,锁相环收敛速度快、稳态相差小、功耗小。
  • 一种鉴频鉴相器采用锁相环
  • [发明专利]数字-CN200310113985.0有效
  • 洪治 - 华为技术有限公司
  • 2003-11-15 - 2005-05-18 - H03L7/08
  • 本发明涉及数字电路中的时钟,公开了一种数字,使得在相同频率的时钟下精度得到提高。这种数字包含:延时模块,用于根据一个时钟信号产生多个不同相位的时钟信号;模块,用于对所述延时模块提供的所述多个不同相位的时钟信号分别进行计数,并保存总的计数值供外部使用。
  • 数字鉴相器
  • [发明专利]一种宽动态范围的快速时钟恢复实现方法及装置-CN202110655610.5在审
  • 不公告发明人 - 珠海亿智电子科技有限公司
  • 2021-06-11 - 2021-10-22 - H04L7/033
  • 本发明公开了一种宽动态范围的快速时钟恢复实现方法及装置,其包括单元,单元包括两个和一个选择,两个的数据输入端均用于输入数据,两个的时钟输入端用于时钟输入,两个的相位输出端均分别输出相位误差信号至选择,选择实时选择正确的一个作为相位误差选择信号输出结果。本发明采用了两个,并根据单元的结果选择其中一个作为输出,这种操作使得该输出的相位误差信号具有一定的频率偏差信息,因而能够直接应用于各种传统的CDR架构,并且因为有较大的频率偏差容忍能力
  • 一种动态范围快速时钟恢复实现方法装置
  • [发明专利]一种用于全数字锁相环的低功耗-CN201210311259.9有效
  • 李巍;刘鹏飞;牛杨杨;李宁 - 复旦大学
  • 2012-08-28 - 2014-03-12 - H03L7/08
  • 发明属微电子领域,涉及一种用于全数字锁相环的;该在保证功能正确的前提下,能降低的功耗。本发明对传统进行了改进,其中累加型计数的输出为各个参考时钟周期内原传统的计数输出码值累加的结果,而不是单一的一个时钟周期之内的输出码值,因此累加型计数可直接由DCO的输出信号驱动;交换了时间-数码转换的输出在数字中的运算顺序,使整个的运算步骤减少,从而降低了结构的功耗,并使电路结构更加简单,易于实现。本发明所述适用于全数字锁相环的电路设计,具有重要的实用价值。
  • 一种用于数字锁相环功耗鉴相器
  • [发明专利]一种单元及延迟锁相环电路-CN202310801748.0在审
  • 刘京京;吴锐煌;詹文 - 中山大学
  • 2023-06-30 - 2023-10-10 - H03L7/085
  • 本发明公开了一种单元及延迟锁相环电路,包括电路结构相同的第一单元和第二单元;第一单元或第二单元由动态结构和下降沿延迟反相组成。本发明采用下降沿延迟反相对输入信号进行延迟,有效地延长了输出脉冲的宽度,从而解决了死区的问题;同时本发明中在参考信号以及反馈信号两个输入信号相位差较小时,输出的第一、第二脉冲在宽度以及高度上具有较大的差别,从而能够有效克服由于延迟锁相环电荷泵充放电电流不匹配导致的静态相位偏差问题;此外本发明鉴输出不会存在缓慢的脉冲,从而能够保证电荷泵开关被及时关闭,亦不会引入额外的泄露电流问题。本发明同时有效地解决了现有存在死区以及静态相位偏差的问题,具有广阔的应用前景和市场需求。
  • 一种鉴相器单元延迟锁相环电路
  • [发明专利]CDR系统-CN201410229384.4在审
  • 张子澈 - 四川和芯微电子股份有限公司
  • 2014-05-27 - 2014-08-27 - H03L7/085
  • 本发明公开了一种CDR系统,包括至少四组设备及两个或门,每组设备包括、第一触发及第二触发,将在采样时钟三个连续相位时间点采样获得的采样信息输入各个对输入的采样信息进行对比分析,的第一输出端与第二输出端分别与第一触发及第二触发的输入端连接;系统时钟一与当前采样时钟的相位相异的时钟输入第一触发与第二触发的时钟控制端,系统时钟另一与当前采样时钟的相位相异的时钟输入第一触发与第二触发的使能端;每组设备的第一触发均与一个或门的输入端连接,每组设备的第二触发均与另一个或门的输入端连接。本发明的CDR系统减少了系统延迟,降低了CDR系统的抖动,提高了判决精度。
  • cdr鉴相器系统
  • [实用新型]CDR系统-CN201420275490.1有效
  • 张子澈 - 四川和芯微电子股份有限公司
  • 2014-05-27 - 2014-10-22 - H03L7/085
  • 本实用新型公开了一种CDR系统,包括至少四组设备及两个或门,每组设备包括、第一触发及第二触发,将在采样时钟三个连续相位时间点采样获得的采样信息输入各个对输入的采样信息进行对比分析,的第一输出端与第二输出端分别与第一触发及第二触发的输入端连接;系统时钟一与当前采样时钟的相位相异的时钟输入第一触发与第二触发的时钟控制端,系统时钟另一与当前采样时钟的相位相异的时钟输入第一触发与第二触发的使能端;每组设备的第一触发均与一个或门的输入端连接,每组设备的第二触发均与另一个或门的输入端连接。本实用新型的CDR系统减少了系统延迟,降低了CDR系统的抖动,提高了判决精度。
  • cdr鉴相器系统

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

400-8765-105周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top