[发明专利]封装件结构和方法有效
申请号: | 201811396075.0 | 申请日: | 2018-11-22 |
公开(公告)号: | CN110034026B | 公开(公告)日: | 2021-02-09 |
发明(设计)人: | 林俊成;卢思维;余振华 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/50 | 分类号: | H01L21/50;H01L21/60;H01L23/488 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 在实施例中,一种器件包括:衬底,具有第一侧和与第一侧相对的第二侧;互连结构,与衬底的第一侧相邻;以及集成电路器件,附接到互连结构;导通孔,从衬底的第一侧延伸到衬底的第二侧,导通孔电连接到集成电路器件;凸块下金属(UBM),与衬底的第二侧相邻并且接触导通孔;导电凸块,位于凸块下金属上,导电凸块和凸块下金属是连续的导电材料,导电凸块与导通孔横向偏移;以及底部填充物,围绕凸块下金属和导电凸块。本发明的实施例还涉及封装件结构和方法。 | ||
搜索关键词: | 封装 结构 方法 | ||
【主权项】:
1.一种形成器件封装件的方法,包括:将集成电路器件附接到中介层的第一侧,所述中介层包括电连接到所述集成电路器件的导通孔;在所述中介层的第二侧上方沉积介电层;图案化所述介电层以暴露所述导通孔;在所述介电层上方形成第一掩模层,所述第一掩模层在所述导通孔上方具有第一图案;在所述第一掩模层的所述第一图案中镀凸块下金属(UBM);在所述凸块下金属和所述第一掩模层上形成第二掩模层,所述第二掩模层具有暴露所述凸块下金属的部分的第二图案;在所述第二掩模层的所述第二图案中镀导电凸块,所述导电凸块与所述导通孔横向偏移;以及去除所述第一掩模层和所述第二掩模层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811396075.0/,转载请声明来源钻瓜专利网。
- 上一篇:一种凸块结构及其制备方法
- 下一篇:具有改善的热管理的堆叠管芯架构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造