[发明专利]封装件结构和方法

说明书

在实施例中，一种器件包括：衬底，具有第一侧和与第一侧相对的第二侧；互连结构，与衬底的第一侧相邻；以及集成电路器件，附接到互连结构；导通孔，从衬底的第一侧延伸到衬底的第二侧，导通孔电连接到集成电路器件；凸块下金属(UBM)，与衬底的第二侧相邻并且接触导通孔；导电凸块，位于凸块下金属上，导电凸块和凸块下金属是连续的导电材料，导电凸块与导通孔横向偏移；以及底部填充物，围绕凸块下金属和导电凸块。本发明的实施例还涉及封装件结构和方法。

技术领域

本发明的实施例涉及封装件结构和方法。

背景技术

自从集成电路(IC)的发展以来，由于各种电子元件(即，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了持续的快速增长。在大多数情况下，集成密度的这些改进来自最小部件尺寸的反复减小，这允许将更多组件集成到给定区域中。

这些集成改进本质上基本上是二维的(2D)，因为集成组件占据的区域基本上在半导体晶圆的表面上。集成电路的密度增加和相应的面积减小通常超过将集成电路芯片直接接合到衬底上的能力。已经使用中介层将球接触区域从芯片的球接触区域重新分布到中介层的更大区域。此外，中介层允许包括多个芯片的三维(3D)封装。还开发了其他封装件以结合3D方面。

发明内容

本发明的实施例提供了一种形成器件封装件的方法，包括：将集成电路器件附接到中介层的第一侧，所述中介层包括电连接到所述集成电路器件的导通孔；在所述中介层的第二侧上方沉积介电层；图案化所述介电层以暴露所述导通孔；在所述介电层上方形成第一掩模层，所述第一掩模层在所述导通孔上方具有第一图案；在所述第一掩模层的所述第一图案中镀凸块下金属(UBM)；在所述凸块下金属和所述第一掩模层上形成第二掩模层，所述第二掩模层具有暴露所述凸块下金属的部分的第二图案；在所述第二掩模层的所述第二图案中镀导电凸块，所述导电凸块与所述导通孔横向偏移；以及去除所述第一掩模层和所述第二掩模层。

本发明的另一实施例提供了一种形成器件封装件的方法，包括：在中介层上形成介电层，所述中介层包括导通孔；在所述介电层中图案化开口；在所述开口中并且沿着所述介电层沉积晶种层；在所述晶种层上镀第一导电材料以形成沿着所述介电层并且穿过开口延伸的凸块下金属(UBM)，利用所述晶种层镀所述第一导电材料；在所述第一导电材料上镀第二导电材料，以形成与所述导通孔横向偏移的导电凸块，利用所述晶种层镀所述第二导电材料。

本发明的又一实施例提供了一种半导体器件，包括：衬底，具有第一侧和与所述第一侧相对的第二侧；互连结构，与所述衬底的第一侧相邻；以及集成电路器件，附接到所述互连结构；导通孔，从所述衬底的第一侧延伸到所述衬底的第二侧，所述导通孔电连接到所述集成电路器件；凸块下金属(UBM)，与所述衬底的第二侧相邻并且接触所述导通孔；导电凸块，位于所述凸块下金属上，所述导电凸块和所述凸块下金属是连续的导电材料，所述导电凸块与所述导通孔横向偏移；以及底部填充物，围绕所述凸块下金属和所述导电凸块。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一些实施例的集成电路器件的截面图。

图2是根据一些实施例的晶圆的截面图。

图3至图18是根据一些实施例的在形成器件封装件的工艺期间的中间步骤的各种视图。

具体实施方式