[发明专利]3D存储器阵列中的字线桥在审
| 申请号： | 201811275863.4 | 申请日： | 2018-10-30 |
| 公开（公告）号： | CN109859783A | 公开（公告）日： | 2019-06-07 |
| 发明（设计）人： | D.蒂梅高达;O.W.容格罗思;D.S.梅雅尔德;K.哈斯纳特 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G11C8/14 | 分类号： | G11C8/14;G11C16/06;H01L27/11529;H01L27/1157;H01L27/11578;H01L27/11573;H01L27/11524;H01L27/11551 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 陈晓;闫小龙 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了3D存储器阵列中的字线桥。本公开内容涉及在存储器单元的相邻瓦片的字线之间提供字线桥，用以减小3D存储器阵列中的字线阶梯的数目。一种装置可以包括具有存储器单元的存储器阵列。所述存储器阵列包括第一瓦片中的存储器单元的页面的第一块以及第二瓦片中的存储器单元的页面的第二块。所述装置还可以包括多晶硅字线桥，所述多晶硅字线桥将所述第一块的第一字线耦合到所述第二块的第二字线，用于将所述第一瓦片耦合到所述第二瓦片。所述字线桥可以通过如下来被形成：在所述第一瓦片、所述第二瓦片上方以及在将所述第一瓦片连接到所述第二瓦片的多晶硅的一部分上方施加硬掩模。 | ||
| 搜索关键词： | 瓦片 字线 存储器阵列 存储器单元 多晶硅字线 耦合到 相邻瓦片 多晶硅 硬掩模 减小 施加 | ||
【主权项】：
1.一种存储器阵列，包括：多个存储器单元；所述多个存储器单元中第一复数个存储器单元的第一瓦片，其中所述第一瓦片包括所述多个存储器单元中所述第一复数个存储器单元的第一块；所述多个存储器单元中第二复数个存储器单元的第二瓦片，其中所述第二瓦片包括所述多个存储器单元中所述第二复数个存储器单元的第二块；以及被耦合在所述多个存储器单元中所述第一复数个存储器单元的所述第一块与所述多个存储器单元中所述第二复数个存储器单元的所述第二块之间的字线桥。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811275863.4/，转载请声明来源钻瓜专利网。
- 上一篇：双分离栅闪存的参考电流产生方法
- 下一篇：一种MRAM芯片的阵列结构
