[发明专利]3D存储器阵列中的字线桥

说明书

本发明公开了3D存储器阵列中的字线桥。本公开内容涉及在存储器单元的相邻瓦片的字线之间提供字线桥，用以减小3D存储器阵列中的字线阶梯的数目。一种装置可以包括具有存储器单元的存储器阵列。所述存储器阵列包括第一瓦片中的存储器单元的页面的第一块以及第二瓦片中的存储器单元的页面的第二块。所述装置还可以包括多晶硅字线桥，所述多晶硅字线桥将所述第一块的第一字线耦合到所述第二块的第二字线，用于将所述第一瓦片耦合到所述第二瓦片。所述字线桥可以通过如下来被形成：在所述第一瓦片、所述第二瓦片上方以及在将所述第一瓦片连接到所述第二瓦片的多晶硅的一部分上方施加硬掩模。

技术领域

本公开内容涉及在存储器阵列中使用字线桥。

背景技术

在3D闪速存储器阵列中，存储器单元和字线按存储器单元的等级（tier）垂直地堆叠。为了访问和控制字线，存储器阵列的侧边以一个或多个阶梯（staircase）结构终止，以允许连接金属接触结构被连接到字线。所述阶梯结构包括用于每个字线的台阶（step）或梯台（landing），以将每个字线连接到金属接触部。为了增大存储器阵列的密度，存储器制造商尝试将存储器单元的附加等级添加到存储器阵列中。更多等级的不合期望的副作用是用来电连接到、访问、控制存储器阵列的字线的阶梯的尺寸的增大。所述阶梯，虽然在功能上是重要的，但是消耗硅基板面并且妨碍收缩管芯尺寸或增大管芯密度的目标。

附图说明

所要求保护的主题的特征和优点从与其一致的实施例的以下详细描述中将是显而易见的，所述描述应当参考附图来被考虑，其中：

图1图示了与本公开内容的若干实施例一致的系统框图；

图2图示了与本公开内容的一个实施例一致的存储器管芯的示例侧视图图解；

图3图示了与本公开内容的一个实施例一致的字线桥系统的示例透视图图解；

图4图示了与本公开内容的一个实施例一致的、在存储器单元的瓦片（tile）之间实现字线桥的存储器阵列的简化示例顶视图；

图5图示了与本公开内容的一个实施例一致的、图4的存储器阵列的简化示例顶视图，所述存储器阵列被掩蔽以在存储器阵列的瓦片之间限定和保持字线桥；以及

图6图示了与本公开内容的各种实施例一致的、用于在存储器阵列中的瓦片之间制造字线桥的操作的流程图。

尽管以下详细描述将参考说明性实施例而进行，但是对于本领域技术人员而言，许多可替换方案、修改及其变型将是显而易见的。

具体实施方式

本公开内容的实施例使得存储器制造商能够收回已被损失给字线访问结构的硅基板面部分。在3D闪速存储器阵列中，存储器单元以及控制存储器单元的字线按等级垂直地堆叠。在一些存储器阵列中，字线被堆叠成32等级高（或更多），所以获得对单独字线的访问变得复杂。特别地，需要对单独字线的访问来将字线耦合到字线控制电路，所述字线控制电路被制造在存储器阵列下方，并且需要对单独字线的访问来将字线耦合到在存储器阵列上方形成的金属层级。向下部控制电路和向上部金属层级提供字线访问的现有解决方案包括在存储器块的每个瓦片中使用字线访问结构。

存储器块的瓦片包括若干存储器块，例如200个块，并且每个块包括存储器单元页面的堆叠（例如，32等级堆叠）。存储器阵列已经被分割成存储器块的瓦片以减小任一个字线的长度。较长的字线具有较高的寄生电容和较高的电阻，其减缓控制信号的传输速度并且其更改控制信号的电压电平。在存储器块的传统瓦片的情况下，存储器块中的每一个包括字线访问结构，所述字线访问结构将块的字线耦合到下部控制电路和耦合到上部金属层级。