[发明专利]薄膜晶体管的制造方法和薄膜晶体管在审
| 申请号： | 201811178458.0 | 申请日： | 2018-10-10 |
| 公开（公告）号： | CN109755136A | 公开（公告）日： | 2019-05-14 |
| 发明（设计）人： | 伊东一笃;锦博彦 | 申请（专利权）人： | 夏普株式会社 |
| 主分类号： | H01L21/34 | 分类号： | H01L21/34;H01L29/786 |
| 代理公司： | 北京市隆安律师事务所 11323 | 代理人： | 权鲜枝;刘宁军 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供能降低钝化膜的覆盖性的恶化的薄膜晶体管和薄膜晶体管的制造方法。在本发明的薄膜晶体管的制造方法中，上述薄膜晶体管的源极电极和漏极电极中的至少一方包括包含Al层和Al以外的金属层的多个金属层的层叠结构，且上述薄膜晶体管具有包括氧化物半导体的沟道层，上述薄膜晶体管的制造方法具有：导电膜形成工序，形成源极电极和漏极电极用的导电膜；图案化工序，对导电膜进行图案化而形成源极电极和漏极电极；钝化膜形成工序，形成钝化膜；以及热处理工序，进行热处理，在图案化工序和钝化膜形成工序之间具有先于热处理工序进行热处理的预热处理工序。 | ||
| 搜索关键词： | 薄膜晶体管 漏极电极 源极电极 钝化膜形成工序 热处理工序 图案化工序 热处理 导电膜 钝化膜 金属层 制造 导电膜形成工序 氧化物半导体 层叠结构 预热处理 覆盖性 沟道层 图案化 恶化 | ||
【主权项】：
1.一种薄膜晶体管的制造方法，上述薄膜晶体管的源极电极和漏极电极中的至少一方包括包含Al层和Al以外的金属层的多个金属层的层叠结构，且上述薄膜晶体管具有包括氧化物半导体的沟道层，上述薄膜晶体管的制造方法的特征在于，具有：导电膜形成工序，形成上述源极电极和上述漏极电极用的导电膜；图案化工序，对上述导电膜进行图案化而形成上述源极电极和上述漏极电极；钝化膜形成工序，形成钝化膜；以及热处理工序，进行热处理，在上述图案化工序和上述钝化膜形成工序之间具有先于上述热处理工序进行热处理的预热处理工序。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于夏普株式会社，未经夏普株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811178458.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
