[发明专利]具有降低的基线刷新速率与对弱单元的附加刷新的存储器芯片在审
| 申请号： | 201810972059.5 | 申请日： | 2018-08-24 |
| 公开（公告）号： | CN109559770A | 公开（公告）日： | 2019-04-02 |
| 发明（设计）人： | 姜郁成;J.B.哈尔伯特 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G11C11/406 | 分类号： | G11C11/406 |
| 代理公司： | 中国专利代理(香港)有限公司 72001 | 代理人： | 陈晓;闫小龙 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了具有降低的基线刷新速率与对弱单元的附加刷新的存储器芯片。描述了一种由存储器芯片执行的方法。该方法包含特别地请求对存储器芯片的弱存储单元的附加刷新，所述弱存储单元比存储器芯片的其他存储单元更快地耗尽其电荷。附加刷新被添加到应用于弱存储单元和其他存储单元的分布式基线刷新命令序列。分布式基线刷新命令序列具有根据其他存储单元的电荷耗尽特性确定的刷新速率。 | ||
| 搜索关键词： | 存储器芯片 基线 存储单元 弱存储 命令序列 电荷 弱单元 耗尽 特性确定 应用 | ||
【主权项】：
1.一种存储器芯片，包括：存储单元阵列；嵌入式存储器电路，用以存储标识所述存储单元中的弱存储单元的信息，所述弱存储单元比所述存储单元中的其他存储单元更快地耗尽其电荷；特殊刷新请求逻辑电路，耦合到所述嵌入式存储器电路，所述特殊刷新请求逻辑电路用以代表所述存储单元中的弱存储单元向存储器控制器发送特殊刷新请求，以便比所述存储单元中的其他存储单元更频繁地刷新所述存储单元中的弱存储单元。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810972059.5/，转载请声明来源钻瓜专利网。
