[发明专利]堆叠式芯片封装方法及封装结构在审
| 申请号： | 201810902511.0 | 申请日： | 2018-08-09 |
| 公开（公告）号： | CN108831860A | 公开（公告）日： | 2018-11-16 |
| 发明（设计）人： | 谢国梁 | 申请（专利权）人： | 苏州晶方半导体科技股份有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L23/538 |
| 代理公司： | 南京利丰知识产权代理事务所(特殊普通合伙) 32256 | 代理人： | 王锋 |
| 地址： | 215000 江苏*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明揭示了一种堆叠式芯片封装方法及封装结构，封装结构包括：第一芯片，第一芯片具有彼此相对的第一表面以及第二表面，第二表面上形成有空白区域；形成于所述第一芯片边缘且与所述第一芯片平齐的塑封层；第二芯片，第二芯片通过倒装工艺封装于第一芯片和塑封层的空白区域上，第二芯片为倒装芯片。本发明的堆叠式芯片封装方法及封装结构通过将第二芯片封装于第一芯片和塑封层的空白区域内，堆叠式封装充分利用了第一芯片背面的空白区域，减小了封装结构的平面面积，实现了封装的平面面积小型化。 | ||
| 搜索关键词： | 芯片 封装结构 空白区域 堆叠式芯片封装 塑封层 第二表面 封装 堆叠式封装 面积小型化 彼此相对 倒装芯片 第一表面 芯片边缘 芯片封装 倒装 减小 平齐 | ||
【主权项】：
1.一种堆叠式芯片封装方法，其特征在于，所述封装方法包括：提供第一芯片；在第一芯片外围形成塑封层，所述塑封层和第一芯片的表面上具有空白区域；提供第二芯片，所述第二芯片为倒装芯片；将第二芯片倒装封装于所述第一芯片和塑封层的空白区域上。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州晶方半导体科技股份有限公司，未经苏州晶方半导体科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810902511.0/，转载请声明来源钻瓜专利网。
- 上一篇：通孔的制造方法
- 下一篇：堆叠式芯片封装方法及封装结构
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
