[发明专利]堆叠式芯片封装方法及封装结构

说明书

本发明揭示了一种堆叠式芯片封装方法及封装结构，封装结构包括：第一芯片，第一芯片具有彼此相对的第一表面以及第二表面，第二表面上形成有空白区域；形成于所述第一芯片边缘且与所述第一芯片平齐的塑封层；第二芯片，第二芯片通过倒装工艺封装于第一芯片和塑封层的空白区域上，第二芯片为倒装芯片。本发明的堆叠式芯片封装方法及封装结构通过将第二芯片封装于第一芯片和塑封层的空白区域内，堆叠式封装充分利用了第一芯片背面的空白区域，减小了封装结构的平面面积，实现了封装的平面面积小型化。

技术领域

本发明属于半导体制造领域技术，尤其涉及一种堆叠式芯片封装方法及封装结构。

背景技术

随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。

目前，晶圆级芯片尺寸封装(Wafer Level Chip Size Packaging，WLCSP)通常是把半导体芯片上外围排列的焊垫通过再分布过程分布成面阵排列的大量金属焊球，金属焊球也被称为焊接凸点。由于晶圆级芯片尺寸封装先在整片晶圆上进行封装和测试，然后再切割，因而有着更明显的优势：首先是工艺工序大大优化，晶圆直接进入封装工序，而传统工艺在封装之前要对晶圆进行切割、分类；并且，所述晶圆级芯片尺寸封装是所有集成电路一次封装，刻印工作直接在晶圆上进行，封装测试一次完成，有别于传统组装工艺，使得生产周期和生产成本大幅下降。

现有晶圆级芯片尺寸封装中当需要集成多颗芯片时，需在晶圆平面内形成多颗芯片，并通过再布线层实现芯片间的互联，最后通过焊接凸点作为多颗芯片的端子。采用上述方案虽然可进行多芯片的集成，但同一平面内的芯片大大增加了整个封装结构的平面面积，不利于芯片封装的小型化。

因此，针对上述技术问题有必要提供一种堆叠式芯片封装方法及封装结构。

发明内容

本发明的目的在于提供一种堆叠式芯片封装方法，该方法通过将第二芯片堆叠封装于第一芯片表面的空白区域内，能够减小封装的平面面积，实现了芯片封装的小型化。

本发明的另一目的在于提供一种半导体芯片的封装结构。

为实现上述发明目的，本发明采用如下技术方案，

一种堆叠式芯片封装方法，所述封装方法包括：

提供第一芯片；

在第一芯片外围形成塑封层，所述塑封层和第一芯片的表面上具有空白区域；

提供第二芯片，所述第二芯片为倒装芯片；

将第二芯片倒装封装于所述第一芯片和塑封层的空白区域上。

作为本发明的进一步改进，所述封装方法包括：

提供晶圆，所述晶圆具有多颗网格排布的第一芯片，所述第一芯片具有彼此相对的第一表面以及第二表面，所述第一芯片具有位于所述第一表面的感应区以及与感应区电耦合的焊垫；

在第一芯片之间施加塑封材料，使第一芯片之间的空间被完全填充，并且第一芯片的第二表面完全被塑封材料覆盖；

研磨塑封材料形成塑封层，露出第一芯片；

在所述第一芯片的第二表面形成朝向第一表面延伸的通孔，所述通孔底部暴露出所述焊垫；

在所述第一芯片和塑封层上形成第一再布线层，所述第一再布线层自通孔的底部和侧壁延伸至所述第一芯片及塑封层上方，所述第一再布线层与所述焊垫电连接；

在所述第一芯片上未被第一再布线层覆盖的空白区域内形成电连接部；