[发明专利]三维半导体存储器装置有效
| 申请号： | 201810726108.7 | 申请日： | 2018-07-04 |
| 公开（公告）号： | CN109300899B | 公开（公告）日： | 2023-09-08 |
| 发明（设计）人： | 金钟源;郑煐陈 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | H10B41/35 | 分类号： | H10B41/35;H10B41/20 |
| 代理公司： | 北京市立方律师事务所 11330 | 代理人： | 李娜 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供了一种三维半导体存储器装置及其制造方法。该装置可以包括：衬底，包括单元阵列区域和连接区域；电极结构，包括垂直地堆叠在衬底上的电极；多个第一垂直结构，在单元阵列区域上穿过电极结构；和多个第二垂直结构，在连接区域上穿过电极结构。第一垂直结构和第二垂直结构中的每个可以包括连接到衬底的下半导体图案和连接到下半导体图案的上半导体图案。 | ||
| 搜索关键词： | 三维 半导体 存储器 装置 | ||
【主权项】：
1.一种三维半导体存储器装置，所述三维半导体存储器装置包括：衬底，包括单元阵列区域和连接区域；多个电极结构，包括垂直堆叠在所述衬底上的多个电极；多个第一垂直结构，在所述单元阵列区域上穿过所述电极结构；和多个第二垂直结构，在所述连接区域上穿过所述电极结构，其中，所述第一垂直结构和所述第二垂直结构中的每一个垂直结构都包括连接到所述衬底的下半导体图案和连接到所述下半导体图案的上半导体图案，其中，所述第一垂直结构的下半导体图案的顶表面设置成高于所述电极中的最下面的电极的顶表面，并且所述第二垂直结构的下半导体图案的顶表面设置成低于所述电极中的最下面的电极的底表面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810726108.7/，转载请声明来源钻瓜专利网。
- 上一篇：SRAM存储器及其形成方法
- 下一篇：三维存储器以及形成三维存储器的方法
