[发明专利]三维半导体存储器装置

权利要求书

1.一种三维半导体存储器装置，所述三维半导体存储器装置包括：

衬底，包括单元阵列区域和连接区域；

多个电极结构，包括垂直堆叠在所述衬底上的多个电极；

多个第一垂直结构，在所述单元阵列区域上穿过所述电极结构；

多个第二垂直结构，在所述连接区域上穿过所述电极结构；和

虚设绝缘图案，所述虚设绝缘图案设置在所述衬底的所述连接区域中，其中，所述多个第二垂直结构布置成穿过所述虚设绝缘图案并直接接触所述衬底，

其中，所述第一垂直结构和所述第二垂直结构中的每一个垂直结构都包括连接到所述衬底的下半导体图案和连接到所述下半导体图案的上半导体图案，其中，所述第一垂直结构的下半导体图案的顶表面设置成高于所述电极中的最下面的电极的顶表面，并且所述第二垂直结构的下半导体图案的顶表面设置成低于所述电极中的最下面的电极的底表面，

其中，所述第一垂直结构的所述下半导体图案和所述第二垂直结构的所述下半导体图案均包括外延图案。

2.根据权利要求1所述的三维半导体存储器装置，其中，所述第二垂直结构的底表面设置成低于所述第一垂直结构的底表面。

3.根据权利要求1所述的三维半导体存储器装置，所述三维半导体存储器装置还包括：

多个第一垂直绝缘图案，设置在所述第一垂直结构的上半导体图案与所述电极结构之间，所述第一垂直绝缘图案的底表面设置成高于所述电极中的最下面的电极的顶表面；和

多个第二垂直绝缘图案，设置在所述第二垂直结构的上半导体图案与所述多个电极结构之间，所述第二垂直绝缘图案的底表面设置成低于所述电极中的最下面的电极的底表面。

4.根据权利要求1所述的三维半导体存储器装置，其中，所述电极中的最下面的电极的侧表面与所述多个第一垂直结构之间的距离不同于所述多个电极中的最下面的电极的侧表面与所述多个第二垂直结构之间的距离。

5.根据权利要求1所述的三维半导体存储器装置，其中，所述多个电极结构在所述连接区域上具有阶梯结构，并且

与每个所述第二垂直结构相交的电极的数量少于与每个所述第一垂直结构相交的电极的数量。

6.根据权利要求1所述的三维半导体存储器装置，其中，所述第二垂直结构包括最靠近所述单元阵列区域的第一个第二垂直结构和远离所述单元阵列区域的第二个第二垂直结构，

所述第一个第二垂直结构的第二下半导体图案具有第一高度，

所述第二个第二垂直结构的第二下半导体图案具有第二高度，并且

所述第一高度大于所述第二高度。

7.一种三维半导体存储器装置，所述三维半导体存储器装置包括：

衬底，包括单元阵列区域和连接区域；

电极结构，包括在垂直于所述衬底的顶表面的第一方向上堆叠的多个电极，所述电极结构在所述连接区域上具有阶梯形状；

第一垂直结构，在所述单元阵列区域上穿过所述电极结构，所述第一垂直结构包括与所述衬底接触的第一下半导体图案和连接到所述第一下半导体图案的第一上半导体图案；

第二垂直结构，在所述连接区域上穿过所述电极结构，所述第二垂直结构包括与所述衬底接触的第二下半导体图案和连接到所述第二下半导体图案的第二上半导体图案，

其中，所述第二垂直结构的底表面位于比所述第一垂直结构的底表面低的水平高度处；以及

虚设绝缘图案，所述虚设绝缘图案设置在所述衬底的所述连接区域中，其中，所述第二垂直结构布置成穿过所述虚设绝缘图案并直接接触所述衬底，并且

其中，所述第二下半导体图案的最上表面位于比所述第一下半导体图案的最下表面低的水平高度处。