[发明专利]三维半导体存储器装置

说明书

提供了一种三维半导体存储器装置及其制造方法。该装置可以包括：衬底，包括单元阵列区域和连接区域；电极结构，包括垂直地堆叠在衬底上的电极；多个第一垂直结构，在单元阵列区域上穿过电极结构；和多个第二垂直结构，在连接区域上穿过电极结构。第一垂直结构和第二垂直结构中的每个可以包括连接到衬底的下半导体图案和连接到下半导体图案的上半导体图案。

相关申请的交叉引用

本申请要求于2017年7月25日在韩国知识产权局提交的第10-2017-0094401号韩国专利申请的优先权，其全部内容通过引用的方式并入本申请中。

技术领域

本发明构思涉及三维半导体存储器装置，尤其涉及具有高可靠性和高集成密度的三维半导体存储器装置。

背景技术

半导体装置的较高集成度可以满足消费者对具有相对便宜价格的电子装置的优异性能的需求。就半导体装置而言，较高集成度是决定产品价格的重要因素，因此这种改进是所期望的。就传统的二维或平面半导体装置而言，它们的集成度主要由单位存储单元占据的面积决定，并且集成度很大程度上受到精细图案形成技术的水平的影响。然而，增加图案精细度所需的极其昂贵的工艺设备对提高二维或平面半导体装置的集成度设置了实际限制。为了克服这种限制，近来已经提出了包括三维布置的存储单元的三维半导体存储器装置。

发明内容

本发明构思的一些实施例提供了一种与迄今已知的技术相比具有更高的可靠性和更高的集成密度的三维半导体存储器装置。

根据本发明构思的一些实施例，一种三维半导体存储器装置可以包括：衬底，包括单元阵列区域和连接区域；一个或更多个电极结构，包括垂直地堆叠在所述衬底上的电极；多个第一垂直结构，在所述单元阵列区域上穿过所述电极结构；和多个第二垂直结构，在所述连接区域上穿过所述电极结构。第一垂直结构和第二垂直结构中的每一个可以包括连接到所述衬底的下半导体图案和连接到所述下半导体图案的上半导体图案。所述第一垂直结构的下半导体图案的顶表面可设置成高于所述电极中的最下面的电极的顶表面，并且所述第二垂直结构的下半导体图案的顶表面可设置成低于所述电极中的最下面的电极的底表面。

根据本发明构思的一些实施例，一种三维半导体存储器装置可以包括：衬底，包括单元阵列区域和连接区域；电极结构，包括在垂直于所述衬底的顶表面的第一方向上堆叠的多个电极，所述电极结构在所述连接区域上具有阶梯结构；第一垂直结构，设置(例如，布置、定位)成在所述单元阵列区域上穿过所述电极结构，所述第一垂直结构包括与所述衬底接触的第一下半导体图案和连接到所述第一下半导体图案的第一上半导体图案；和第二垂直结构，设置成在所述连接区域上穿过所述电极结构，所述第二垂直结构包括与所述衬底接触的第二下半导体图案和连接到所述第二下半导体图案的第二上半导体图案。所述第二垂直结构的底表面可以设置在比所述第一垂直结构的底表面低的水平高度处。

根据本发明构思的一些实施例，一种三维半导体存储器装置可以包括：衬底，包括单元阵列区域和连接区域；虚设绝缘层，设置在所述衬底的连接区域中；电极结构，设置在所述衬底的单元阵列区域上，并延伸到所述连接区域的虚设绝缘图案上，所述电极结构包括垂直地堆叠在所述衬底上的电极；第一垂直结构，设置为在所述单元阵列区域上穿过所述电极结构并与所述衬底接触；和第二垂直结构，设置为在所述连接区域上穿过所述电极结构和所述虚设绝缘图案并与所述衬底接触。