[发明专利]三维系统级封装结构及其封装方法在审
| 申请号： | 201810419313.9 | 申请日： | 2018-05-04 |
| 公开（公告）号： | CN108389850A | 公开（公告）日： | 2018-08-10 |
| 发明（设计）人： | 袁鹰 | 申请（专利权）人： | 袁鹰 |
| 主分类号： | H01L25/065 | 分类号： | H01L25/065;H01L25/18;H01L23/367;H01L23/31;H01L21/98 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 200060*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种三维系统级封装结构与封装方法，包括QFN(Quad Flat No‑lead)封装基体以及倒置于其中的内嵌封装体，内嵌封装体的上表面设置有内嵌封装体的电路引出端，在内嵌封装体的上表面上方放置有芯片（集成电路芯片和/或微机电芯片）和/或其他元器件并且与内嵌封装体电路引出端或QFN的焊盘通过相应的电连接机构形成电连接，内嵌封装体电路引出端通过相应的电连接机构与QFN的焊盘形成至少一个电连接。本方案可以在内嵌封装体内外都进行2D/3D芯片集成，集成芯片数量多，集成灵活性大，工艺成熟容易实现，成本低，适用于将各类芯片形成系统级集成模块，产品质量有充分保证，具有很高良品率。 | ||
| 搜索关键词： | 封装体 内嵌 引出端 封装 三维系统级封装结构 电路 电连接机构 电连接 上表面 焊盘 芯片 集成电路芯片 微机电芯片 封装基体 集成模块 集成芯片 芯片集成 形成系统 良品率 元器件 体内 成熟 保证 | ||
【主权项】：
1.一种三维系统级封装结构，包括QFN(Quad Flat No‑lead)封装基体以及倒置于其中的内嵌封装体，内嵌封装体的上表面设置有内嵌封装体的电路引出端，在内嵌封装体的上表面上方放置有一个或多个芯片（集成电路芯片和/或微机电芯片）和/或其他元器件并且与内嵌封装体电路引出端或QFN的焊盘通过相应的电连接机构形成电连接，内嵌封装体电路引出端通过相应的电连接机构与QFN的焊盘形成至少一个电连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于袁鹰，未经袁鹰许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810419313.9/，转载请声明来源钻瓜专利网。
- 上一篇：一种交错堆叠存储器封装
- 下一篇：半导体装置及其制造方法
- 同类专利
- 专利分类
