[发明专利]半导体存储器的控制电路及半导体存储器在审
| 申请号： | 201810367566.6 | 申请日： | 2018-04-23 |
| 公开（公告）号： | CN108320770A | 公开（公告）日： | 2018-07-24 |
| 发明（设计）人： | 不公告发明人 | 申请（专利权）人： | 睿力集成电路有限公司 |
| 主分类号： | G11C11/4076 | 分类号： | G11C11/4076;G11C11/4074 |
| 代理公司： | 北京市铸成律师事务所 11313 | 代理人： | 宋珊珊;王珺 |
| 地址： | 230000 安徽省合肥市*** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种半导体存储器及用于控制半导体存储器功能模块工作状态的控制电路，半导体存储器包括n个功能模块，控制电路包括分时控制电路和n个电源驱动模块；分时控制电路包括用于接收总控制信号的输入端，并根据总控制信号产生边沿依次错开的n个使能信号；电源驱动模块分别与使能信号输出端和功能模块连接，电源驱动模块用于根据所接收的使能信号控制对应的功能模块的工作状态，n个电源驱动模块分别根据n个使能信号控制功能模块依次顺序导通并以相反的顺序关断。本发明半导体存储器控制电路通过半导体存储器不同操作按照响应顺序分时开启或者关闭，有效降低了同时开启或者关闭时半导体存储器的峰值电流，且减小了半导体存储器的功耗。 | ||
| 搜索关键词： | 半导体存储器 电源驱动模块 控制电路 使能信号 分时控制电路 总控制信号 控制功能模块 模块工作状态 分时开启 峰值电流 模块连接 输出端 输入端 错开 导通 功耗 关断 减小 响应 | ||
【主权项】：
1.一种用于控制半导体存储器功能模块工作状态的控制电路，所述半导体存储器包括n个功能模块，n是大于等于2的正整数，其特征在于，所述控制电路包括：分时控制电路，包括用于接收总控制信号的总控制信号输入端，所述分时控制电路用于根据所述总控制信号产生边沿依次错开的n个使能信号，其中，所述使能信号分别经由n个使能信号输出端输出；以及n个电源驱动模块，一个所述电源驱动模块与一个所述使能信号输出端连接以接收所述使能信号，且一个所述电源驱动模块与一个所述功能模块连接，所述电源驱动模块用于根据所接收的使能信号控制对应的功能模块的工作状态，其中，n个所述电源驱动模块分别根据n个所述使能信号依次顺序导通并以相反的顺序关闭。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司，未经睿力集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810367566.6/，转载请声明来源钻瓜专利网。
- 同类专利
- 时钟分配电路和包括其的半导体器件-201811149332.0
- 张修宁;权大汉;李根一;黄奎栋 - 爱思开海力士有限公司
- 2018-09-29 - 2019-08-16 - G11C11/4076
- 本发明提供一种时钟分配电路和包括其的半导体器件。所述时钟分配电路可以包括：数据时钟发生电路，其被配置为利用外部时钟信号来产生内部时钟信号。所述时钟分配电路可以被配置为：经由第一电路接收内部时钟信号，并且将所述内部时钟信号经由耦接到全局线的第二电路分配给所述时钟分配电路的外部。提供给所述第一电路和所述数据时钟发生电路的第一偏置电压与提供给所述第二电路的第二偏置电压可以彼此独立地被控制。
- 低频时钟占空比校准电路和存储器-201821837175.8
- 刘格言 - 长鑫存储技术有限公司
- 2018-11-08 - 2019-08-02 - G11C11/4076
- 本实用新型提供一种低频时钟占空比校准电路和存储器。利用译码电路将存储器的模式寄存器设置电路中反应存储器低频工作频率的设置编码转化为输出信号，通过输出信号调节占空比检测电路的电容值，使其满足检测需求，以此提高时钟占空比校准质量。本实用新型能够在低频工作时针对当前时钟频率及时对时钟占空比进行校准，校准的准确度高且及速度快，确保存储器时钟质量；且利用存储器模式自带电路，结构简单，成本较低。
- 延迟电路以及采用该延迟电路的DDR系统-201610104650.X
- 彭进忠;戴颉;庄志青;职春星 - 灿芯半导体（上海）有限公司
- 2016-02-25 - 2019-01-01 - G11C11/4076
- 本发明提供一种延迟电路以及采用该延迟电路的DDR系统，延迟电路包括：数字延迟模块，其用于对一输入时钟信号进行延迟处理，并输出延迟后的时钟信号；插值电路包括双相位信号产生单元和相位插值单元，双相位信号产生单元基于数字延迟模块输出的时钟信号通过其第一输出端和第二输出端分别输出第一相位信号和第二相位信号；相位插值单元包括第一输入端、第二输入端和输出端，相位插值单元的第一输入端和第二输入端分别与双相位信号产生单元的第一输出端和第二输出端相连，相位插值单元通过其输出端输出相位介于第一相位信号和第二相位信号之间的输出时钟信号。与现有技术相比，本发明可以实现解析度更高的时钟的多相位输出。
- 存储器的写操作控制电路及存储器-201820584786.X
- 不公告发明人 - 长鑫存储技术有限公司
- 2018-04-23 - 2018-12-07 - G11C11/4076
- 本实用新型实施例公开了一种存储器的写操作控制电路及存储器。写操作控制电路，包括：控制信号产生电路，用于根据接收到的列地址写入延迟信号产生控制信号，以使针对一个所述列地址写入延迟信号产生一个对应的所述控制信号，所述列地址写入延迟信号所表示的二进制数与对应的所述控制信号所表示的二进制数之差为第一数值，每个所述列地址写入延迟信号对应一个预设值；以及列地址写入延迟电路，与所述控制信号产生电路连接以接收所述控制信号，用于接收第一写命令并根据所述控制信号将所述第一写命令延迟所述预设值个时钟周期得到第二写命令。存储器包括上述写控制电路。本实用新型对列地址写入延迟电路的时序控制逻辑较为简单。
- 半导体装置和时序校准方法-201810288453.7
- 萤原孝征 - 瑞萨电子株式会社
- 2018-03-30 - 2018-10-23 - G11C11/4076
- 本申请涉及一种半导体装置和时序校准方法。当与初始训练相同的处理被执行以处理信号的所述时序中的波动时，利用所述相关存储器的半导体装置的所述性能退化。延迟调节电路调节写入数据的到存储器装置延迟量。控制电路设定所述延迟调节电路的延迟量。存储单元存储延迟量。控制电路基于当在所述存储单元中存储的延迟量或者基于该延迟量的量被设定在所述延迟调节电路上时获得的写入数据的写入结果，来校正在所述存储单元中存储的所述延迟量。
- 半导体存储器的控制电路及半导体存储器-201820580642.7
- 不公告发明人 - 睿力集成电路有限公司
- 2018-04-23 - 2018-10-23 - G11C11/4076
- 本实用新型公开一种半导体存储器及用于控制半导体存储器功能模块工作状态的控制电路，半导体存储器包括n个功能模块，控制电路包括分时控制电路和n个电源驱动模块；分时控制电路用于接收总控制信号，并根据总控制信号产生边沿依次错开的n个使能信号；电源驱动模块分别与使能信号输出端和功能模块连接，电源驱动模块用于根据所接收的使能信号控制对应的功能模块的工作状态，n个电源驱动模块分别根据n个使能信号控制功能模块依次顺序导通并以相反的顺序关断。本实用新型半导体存储器控制电路通过半导体存储器不同操作按照响应顺序分时开启或者关闭，有效降低了同时开启或者关闭时半导体存储器的峰值电流，且减小了半导体存储器的功耗。
- 半导体存储器的控制电路及半导体存储器-201810367566.6
- 不公告发明人 - 睿力集成电路有限公司
- 2018-04-23 - 2018-07-24 - G11C11/4076
- 本发明公开一种半导体存储器及用于控制半导体存储器功能模块工作状态的控制电路，半导体存储器包括n个功能模块，控制电路包括分时控制电路和n个电源驱动模块；分时控制电路包括用于接收总控制信号的输入端，并根据总控制信号产生边沿依次错开的n个使能信号；电源驱动模块分别与使能信号输出端和功能模块连接，电源驱动模块用于根据所接收的使能信号控制对应的功能模块的工作状态，n个电源驱动模块分别根据n个使能信号控制功能模块依次顺序导通并以相反的顺序关断。本发明半导体存储器控制电路通过半导体存储器不同操作按照响应顺序分时开启或者关闭，有效降低了同时开启或者关闭时半导体存储器的峰值电流，且减小了半导体存储器的功耗。
- 用于改善堆叠的存储器设备中的带宽的方法-201480026627.2
- P·D·佛格特 - 英特尔公司
- 2014-05-29 - 2018-07-03 - G11C11/4076
- 增加包括堆叠的存储器设备管芯的系统存储器的数据率和带宽的装置和方法。系统存储器包括具有处于堆叠配置的多个存储器设备管芯的存储器设备、耦合至堆叠的存储器设备管芯的存储器控制器、和经分区的数据总线。存储器设备管芯每一个包括一个、两个或更多个存储器区块组。通过将每一个存储器设备管芯配置成通过数据通道的不同单个分区递送其全部带宽，系统存储器可以比包括堆叠的存储器设备管芯的典型系统存储器配置达到经增加的数据率和带宽而无需显著地增加成本。
- 一种抗噪声的延迟计数器-201510052160.5
- 亚历山大 - 西安紫光国芯半导体有限公司
- 2015-01-30 - 2018-01-19 - G11C11/4076
- 本发明涉及一种抗噪声的延迟计数器，包括δfb反馈延迟电路、采样电路、数字滤波器、输入计数器、输出计数器和FIFO。本发明解决了现有的存储器延迟计数器存在输出指针到输入指针的位置发生错误，读指令的数据在错误的周期输出的技术问题，本发明通过增加数字滤波器，保证hold信号出现的位置不会发生改变，从而保证hold信号周期性的出现随着电压/温度/工艺的变化输出指针到输入指针的相位关系不会错误。实现方式简单。
- 用于动态地确定存储器设备的定时参数的系统和方法-201480014106.5
- X·董;J·徐 - 高通股份有限公司
- 2014-03-12 - 2017-08-22 - G11C11/4076
- 一种特定方法包括在存储器设备处从处理器接收第一存储器访问请求。该方法还包括基于存储器设备的定时参数来处理第一存储器访问请求。该方法进一步包括在存储器设备处从处理器接收第二存储器访问请求。该方法还包括基于由第一存储器访问请求和第二存储器访问请求所标识的地址来修改存储器设备的定时参数以产生经修改定时参数。该方法进一步包括基于经修改定时参数来处理第二存储器访问请求。
- 一种固定周期的DDR3控制方法-201510908518.X
- 安丰军;范海斌;王晓龙 - 北京浩瀚深度信息技术股份有限公司
- 2015-12-10 - 2016-04-20 - G11C11/4076
- 本发明公开了一种固定周期的DDR3控制方法，涉及一种计算机内存的控制方法，其将对DDR3的访问周期分为处理周期和刷新周期，每个处理周期和刷新周期的时长为固定时长，使用循环计数器，对DDR3的访问的命令、数据信息在固定的时刻发出，在N个处理周期后，插入一个或两个刷新周期，其中N为正整数。本发明对DDR3读、写的周期是固定的，时延是固定的，DDR3的刷新周期也是固定的，非常适合基于DDR3实现的统计、流表等流水线操作。
- 存储器装置及其电源调整方法-201310006965.7
- 王锡源;马英庭 - 华邦电子股份有限公司
- 2013-01-09 - 2014-07-09 - G11C11/4076
- 本发明公开了一种存储器装置及其电源调整方法。存储器装置包括一存储器元件、多个电源电路、多个运作控制器及一传感器。存储器元件配置于一存储器区域中，且包括一存储器库及一存储器控制器。电源电路耦接存储器库及存储器控制器，用以分别转换一外部电压为一内部电压以提供至存储器库及存储器控制器。运作控制器配置于一周边区域中，且耦接电源电路以接收内部电压。传感器耦接电源电路，以检测存储器元件及运作控制器的工作温度，并依据所检测到的工作温度控制这些电源电路调整内部电压的大小。
- SRAM写辅助装置-201110326209.3
- 郑基廷;邹宗成;张琮永 - 台湾积体电路制造股份有限公司
- 2011-10-24 - 2012-11-14 - G11C11/4076
- 一种SRAM写辅助装置,包括：定时器单元和分压器。分压器单元被配置为将电压电势划分为更低电平。在写操作中，分压器的输出连接至存储器单元。时序单元被配置为生成脉冲，该脉冲所具有的宽度与施加到存储器芯片的电压电势成反比。此外，时序单元控制周期，在该周期中，将来自分压器的输出的更低电压施加到存储器单元。而且，外部电平和时序可编程信号可以用于进一步调节分压器的比率和来自定时器单元的脉冲的宽度。通过采用SRAM写辅助装置，存储器芯片可以实施可靠的、快速的写操作。
- 用于半导体存储器中的时序控制的数字DLL-201110382498.9
- 谢尔吉·罗曼诺夫斯基 - 台湾积体电路制造股份有限公司
- 2011-11-24 - 2012-09-26 - G11C11/4076
- 一种半导体存储器，包括被配置为基于时钟信号生成时间码的延迟锁定环(DLL)。多个存储器件与DLL相连接。多个存储器件中的每一个都被配置为生成内部控制信号，该内部的控制信号用于基于从DLL中接收的时间码来操作存储器阵列。本发明还提供了一种用于半导体存储器中的时序控制的数字DLL。
- 用于多相时钟产生的设备和方法-200980119196.3
- 钟太·郭 - 美光科技公司
- 2009-05-14 - 2011-05-04 - G11C11/4076
- 本发明揭示一种用于多相时钟产生的设备和方法。所述设备的一个实施例包括一模块，所述模块产生从具有第一频率的时钟信号(CLK)的第一沿延迟的第一和第二中间信号(A、B)。所述第一和第二中间信号(A、B)中的每一者具有为所述第一频率一半的第二频率。所述第一和第二中间信号{A、B)具有彼此成180°的相位差。所述设备还包括将所述第一中间信号(A)延迟第一延迟量的第一延迟线(410a)；将所述第一中间信号(A)延迟第二延迟量的第二延迟线(410b)；将所述第二中间信号(B)延迟第三延迟量的第三延迟线(410c)；以及将所述第二中间信号(B)延迟第四延迟量的第四延迟线(410d)。所述设备还包括用于检测和调整所述第二和第四延迟量的闭合反馈环。
- 时钟控制电路及包括该时钟控制电路的数据对齐电路-200810087508.4
- 张支银;尹锡彻 - 海力士半导体有限公司
- 2008-03-19 - 2009-05-06 - G11C11/4076
- 本发明提供一种时钟控制电路及包括该时钟控制电路的数据对齐电路。时钟控制电路可防止在上升选通信号及下降选通信号的脉冲宽度改变且因此彼此重迭时出现的故障。该时钟控制电路包括第一时钟控制单元，第一时钟控制单元被配置成接收上升选通信号及下降选通信号且输出经调整的上升选通信号，经调整的上升选通信号的启动脉冲宽度不与下降选通信号的启动脉冲宽度重迭。
- 专利分类
