[发明专利]由解理面决定器件区域边界的半导体基板

摘要

为了降低异质外延的片中位错密度，本发明提出一种由解理面决定器件区域边界的半导体基板及其制造方法。该半导体基板的器件区域含有一锯齿形边界，该锯齿形的每条边线与半导体基板的一个解理面平行，且半导体基板的每个解理面与该锯齿形的至少一边线平行。

主权项

1.一种由解理面决定器件区域边界的半导体晶圆，其特征在于含有：一衬底，以及至少一在该衬底上通过一异质外延生长的半导体基板，所述半导体基板具有多个解理面（cleavage planes）；一含有至少部分所述半导体基板的器件区域，所述器件区域由一边界区域包围，所述边界区域与所述器件区域具有不同衬底表面；所述器件区域为一多边形，所述多边形的每条边线与一个所述解理面平行，每个所述多个解理面与所述多边形的至少一条边线平行。