[实用新型]一种电子芯片平面工艺产品叠加装置有效
| 申请号： | 201721494314.7 | 申请日： | 2017-11-10 |
| 公开（公告）号： | CN207676904U | 公开（公告）日： | 2018-07-31 |
| 发明（设计）人： | 李运鹏;郭小红;黄传传;李强 | 申请（专利权）人： | 萨锐微电子（上海）有限公司 |
| 主分类号： | H01L25/07 | 分类号： | H01L25/07;H01L23/31 |
| 代理公司： | 上海宣宜专利代理事务所(普通合伙) 31288 | 代理人： | 刘君 |
| 地址： | 200000 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本实用新型公开了一种电子芯片平面工艺产品叠加装置，包括芯片基板、叠加芯片封装一、叠加芯片封装二、芯片一和芯片二，芯片基板上方通过焊锡固定有叠加芯片封装一和叠加芯片封装二，叠加芯片封装一内部设置有下焊接盘，下焊接盘上方通过焊锡固定连接有芯片二，芯片二上方设置有阻隔铜片，阻隔铜片上方设置有芯片一，芯片一通过焊锡固定在上焊接盘上，上焊接盘左侧连接有芯片接线一，焊接盘右侧连接有芯片接线二，本实用新型通过设置的阻隔铜片使得电子芯片平面工艺产品叠加产品既保留了平面工艺产品残压小，浪涌能力强的优点又实现的三维芯片封装减小面积节约了封装内部空间，降低了封装装置的整体厚度，有安全实用等优点。 | ||
| 搜索关键词： | 芯片 芯片封装 叠加 焊接盘 平面工艺 电子芯片 焊锡 铜片 阻隔 本实用新型 叠加装置 芯片基板 接线 封装 安全实用 封装装置 内部设置 三维芯片 能力强 残压 减小 浪涌 节约 保留 | ||
【主权项】：
1.一种电子芯片平面工艺产品叠加装置，其特征在于，包括芯片基板(1)、叠加芯片封装一(2)、叠加芯片封装二(10)、芯片一(4)和芯片二(7)，芯片基板(1)上方通过焊锡固定有叠加芯片封装一(2)和叠加芯片封装二(10)，叠加芯片封装一(2)内部设置有下焊接盘(8)，下焊接盘(8)上方通过焊锡固定连接有芯片二(7)，芯片二(7)上方设置有阻隔铜片(5)，阻隔铜片(5)上方设置有芯片一(4)，芯片一(4)通过焊锡固定在上焊接盘(3)上，上焊接盘(3)左侧连接有芯片接线一(6)，焊接盘(8)右侧连接有芯片接线二(9)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于萨锐微电子（上海）有限公司，未经萨锐微电子（上海）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201721494314.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
