[发明专利]半导体存储器件结构及其制作方法

摘要

本发明提供一种半导体存储器件结构及其制作方法，半导体存储器件包括硅基底、锗硅渐变缓冲层、锗硅弛豫层、硅外延层、沟槽隔离结构及埋入式字线结构。所述锗硅弛豫层被部分去除以形成填充沟槽及弛豫侧壁，所述硅外延层包含填充于所述填充沟槽内的填充部以及覆盖于所述填充部及所述弛豫侧壁上的顶层部。藉由所述沟槽隔离结构于所述硅外延层中隔出有源区，以及埋入式字线结构延伸至所述填充部内且与所述有源区交叉，所述弛豫侧壁提供所述埋入式字线结构的沟道应力。本发明将两条埋入式字线结构设置于锗硅弛豫层填充沟槽内的有源区中，弛豫侧壁会对其内的有源区产生应力，以产生埋入式字线结构的沟道应力，提高沟道内部电子的迁移率，进而提高器件性能。

主权项

1.一种半导体存储器件结构的制作方法，其特征在于，所述制作方法包括：1)提供一硅基底，于所述硅基底上形成锗硅渐变缓冲层；2)形成锗硅弛豫层于所述锗硅渐变缓冲层上，其中，所述锗硅弛豫层的锗含量大于所述锗硅渐变缓冲层的锗含量；3)刻蚀所述锗硅弛豫层以形成填充沟槽及弛豫侧壁，所述弛豫侧壁位于所述填充沟槽之间，所述填充沟槽的底部显露所述锗硅弛豫层；4)形成硅外延层于所述锗硅弛豫层上，所述硅外延层包含填充于所述填充沟槽内的填充部；5)形成沟槽隔离结构于所述弛豫侧壁中，藉由所述沟槽隔离结构于所述硅外延层中隔出有源区，所述有源区包含所述硅外延层的所述填充部和所述锗硅弛豫层的所述弛豫侧壁；以及6)制作埋入式字线结构于所述硅外延层中，所述埋入式字线结构延伸至所述填充部内且与所述有源区交叉，由所述弛豫侧壁提供所述埋入式字线结构的沟道应力。