[发明专利]半导体存储器件结构及其制作方法

说明书

本发明提供一种半导体存储器件结构及其制作方法，半导体存储器件包括硅基底、锗硅渐变缓冲层、锗硅弛豫层、硅外延层、沟槽隔离结构及埋入式字线结构。所述锗硅弛豫层被部分去除以形成填充沟槽及弛豫侧壁，所述硅外延层包含填充于所述填充沟槽内的填充部以及覆盖于所述填充部及所述弛豫侧壁上的顶层部。藉由所述沟槽隔离结构于所述硅外延层中隔出有源区，以及埋入式字线结构延伸至所述填充部内且与所述有源区交叉，所述弛豫侧壁提供所述埋入式字线结构的沟道应力。本发明将两条埋入式字线结构设置于锗硅弛豫层填充沟槽内的有源区中，弛豫侧壁会对其内的有源区产生应力，以产生埋入式字线结构的沟道应力，提高沟道内部电子的迁移率，进而提高器件性能。

技术领域

本发明属于半导体设计及制造领域，特别是涉及一种基于应变硅技术的半导体存储器件结构及其制作方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器10和晶体管11；晶体管11的栅极与字线13相连、源极与位线12相连、漏极与电容器10相连；字线13上的电压信号能够控制晶体管11的打开或关闭，进而通过位线12读取存储在电容器10中的数据信息，或者通过位线12将数据信息写入到电容器10中进行存储，如图1所示。

随着采用埋入式字线结构的动态随机存储芯片的制程微缩，字线的结构也在不断缩小，同时电子迁移率衰减和饱和速度限制了驱动电流的提高，器件性能的改善变得非常困难。

基于以上所述，提供一种可以提高动态随机存储芯片的性能的方法及结构实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体存储器件结构及其制作方法，用于解决现有技术中动态随机存储芯片性能的改善越趋困难的问题。

为实现上述目的及其他相关目的，本发明提供一种半导体存储器件结构的制作方法，所述制作方法包括：1)提供一硅基底，于所述硅基底上形成锗硅渐变缓冲层；2)于所述锗硅渐变缓冲层上形成锗硅弛豫层，其中，所述锗硅弛豫层的锗含量大于所述锗硅渐变缓冲层的锗含量；3)刻蚀所述锗硅弛豫层以形成填充沟槽及弛豫侧壁，所述弛豫侧壁位于所述填充沟槽之间，所述填充沟槽的底部显露所述锗硅弛豫层；4)于所述锗硅弛豫层上形成硅外延层，所述硅外延层包含填充于所述填充沟槽内的填充部；5)于所述弛豫侧壁中形成沟槽隔离结构，藉由所述沟槽隔离结构于所述硅外延层中隔出有源区，所述有源区包含所述硅外延层的所述填充部和所述锗硅弛豫层的所述弛豫侧壁；以及6)于所述硅外延层中制作埋入式字线结构，所述埋入式字线结构延伸至所述填充部内且与所述有源区交叉，由所述弛豫侧壁提供所述埋入式字线结构的沟道应力。

优选地，步骤1)中，所述锗硅渐变缓冲层的材料包含Si_xGe_1-x，其中，x介于0.9～0.5之间，且所述Si_xGe_1-x中，x的变化包含由线性减小及梯度减小所组成群组中的一种。

优选地，所述锗硅弛豫层的材料包含Si_yGe_1-y，其中，y介于0.2～0.5之间。

优选地，所述锗硅渐变缓冲层的厚度介于500纳米～1000纳米之间，所述锗硅弛豫层的厚度介于200纳米～500纳米之间。

优选地，所述沟槽隔离结构的宽度介于10纳米～30纳米之间，深度介于300纳米～400纳米之间。

优选地，步骤5)中，所述沟槽隔离结构穿过所述弛豫侧壁，所述沟槽隔离结构与所述弛豫侧壁同轴，且所述沟槽隔离结构的宽度小于所述弛豫侧壁的宽度，使得所述沟槽隔离结构的两侧保留有所述弛豫侧壁。

优选地，步骤5)前，所述弛豫侧壁的宽度介于37纳米～45纳米之间。