[发明专利]SiC-MOSFET的制造方法有效
| 申请号： | 201711431619.8 | 申请日： | 2017-12-26 |
| 公开（公告）号： | CN108335965B | 公开（公告）日： | 2021-12-17 |
| 发明（设计）人： | 高谷秀史;浦上泰;渡边行彦 | 申请（专利权）人： | 丰田自动车株式会社;株式会社电装 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L29/66;H01L29/78 |
| 代理公司： | 中原信达知识产权代理有限责任公司 11219 | 代理人： | 高培培;车文 |
| 地址： | 日本爱知*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种SiC‑MOSFET及其制造方法。在SiC基板上通过外延生长来形成n型的漂移区、p型的第一体区、p型的接触区。在接触区通过蚀刻来形成使第一体区露出的开口，在露出于开口内的第一体区上通过外延生长来形成p型的第二体区。通过外延生长来形成n型的源区，在源区的位于接触区上的范围的一部分通过蚀刻来形成使接触区露出的开口。通过蚀刻来形成从源区通过接触区的开口内而延伸至漂移区的沟槽，在沟槽内形成栅极绝缘膜及栅电极。 | ||
| 搜索关键词： | sic mosfet 制造 方法 | ||
【主权项】：
1.一种SiC‑MOSFET的制造方法，其中，包括：准备n型的SiC基板的工序；在所述SiC基板上，通过外延生长来形成n型杂质的浓度比所述SiC基板低的n型的漂移区的工序；在所述漂移区上，通过外延生长来形成p型的第一体区的工序；在所述第一体区上，通过外延生长来形成p型杂质的浓度比所述第一体区高的p型的接触区的工序；在所述接触区，通过蚀刻来形成使所述第一体区露出的开口的工序；在露出于所述开口内的所述第一体区上，通过外延生长来形成p型杂质的浓度比所述接触区低的第二体区的工序；在所述接触区上及所述开口内的第二体区上，通过外延生长来形成n型杂质的浓度比所述漂移区高的n型的源区的工序；在所述源区的位于所述接触区上的范围的一部分，通过蚀刻来形成使所述接触区露出的开口的工序；通过蚀刻来形成从所述源区通过所述接触区的所述开口内而延伸至所述漂移区的沟槽的工序；及在所述沟槽内形成栅极绝缘膜及栅电极的工序。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于丰田自动车株式会社;株式会社电装，未经丰田自动车株式会社;株式会社电装许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711431619.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
