[发明专利]SiC-MOSFET的制造方法

说明书

本发明提供一种SiC‑MOSFET及其制造方法。在SiC基板上通过外延生长来形成n型的漂移区、p型的第一体区、p型的接触区。在接触区通过蚀刻来形成使第一体区露出的开口，在露出于开口内的第一体区上通过外延生长来形成p型的第二体区。通过外延生长来形成n型的源区，在源区的位于接触区上的范围的一部分通过蚀刻来形成使接触区露出的开口。通过蚀刻来形成从源区通过接触区的开口内而延伸至漂移区的沟槽，在沟槽内形成栅极绝缘膜及栅电极。

技术领域

在本说明书中公开的技术涉及使用了SiC(碳化硅)作为半导体材料的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor：金氧半场效晶体管)及其制造方法。

背景技术

日本特开2001-339064号公报公开了MOSFET。该MOSFET具备半导体基板和位于在半导体基板上形成的沟槽内的绝缘型的栅电极。半导体基板具有：n+型的漏区；位于漏区上的n-型的漂移区；位于漂移区上的p-型的体区；位于体区上并向半导体基板的表面露出的n+型的源区；位于体区上并且向半导体基板的表面露出的p+型的接触区。沟槽从半导体基板的表面通过体区而延伸至漂移区。源区向沟槽的内表面露出，隔着栅极绝缘膜而与栅电极对向。接触区的一部分位于源区的下侧。

发明内容

在上述的MOSFET中，接触区的一部分位于源区的下侧，且介于源区与体区之间。根据这样的构造，在正向电流流过MOSFET的体二极管时，形成较宽的电阻低的电流路径，因此体二极管的正向电压下降。如果体二极管的正向电压下降，则在利用体二极管作为例如续流二极管时，能够削减在体二极管产生的能量损失。

近年来，使用SiC作为半导体材料的MOSFET(以下，称为 SiC-MOSFET)的面向实用化的开发不断进展。在SiC-MOSFET中，与使用了Si(硅)的MOSFET(称为Si-MOSFET)相比，体二极管的正向电压容易升高。由此，可认为与上述的接触区相关的构造对于SiC-MOSFET 特别有用。然而，判明了即使将以往的构造简单地适用于SiC-MOSFET 而体二极管的正向电压也未充分下降。这以形成接触区的方法为起因。

在以往的构造中，位于源区的下侧的接触区通过p型杂质的离子注入和热扩散而形成。在基于离子注入和热扩散的形成中，接触区的p 型杂质的浓度随着朝向接触区的外侧而降低，无法明确地形成接触区的边界。为了使体二极管的正向电压下降，除了通过栅电极形成沟道的区域(即，沟槽附近的区域)之外，也考虑尽可能大地形成接触区。然而，在离子注入和热扩散中，难以将具有充分的p型杂质的浓度的接触区准确地形成至形成沟道的范围的附近。这种情况即使在 Si-MOSFET中不会成为问题，在体二极管的正向电压本来较高的 SiC-MOSFET中也会成为大的问题。

因此，本公开提供一种在SiC-MOSFET中能降低体二极管的正向电压的技术。

本说明书公开了SiC-MOSFET的制造方法。该制造方法包括：准备n型的SiC基板的工序；在SiC基板上，通过外延生长来形成n型杂质的浓度比SiC基板低的n型的漂移区的工序；在漂移区上，通过外延生长来形成p型的第一体区的工序；在第一体区上，通过外延生长来形成p型杂质的浓度比第一体区高的p型的接触区的工序；在接触区，通过蚀刻来形成使第一体区露出的开口的工序；在露出于开口内的第一体区上，通过外延生长来形成p型杂质的浓度比接触区低的第二体区的工序；在接触区上及开口内的第二体区上，通过外延生长来形成n型杂质的浓度比漂移区高的n型的源区的工序；在源区的位于接触区上的范围的一部分，通过蚀刻来形成使接触区露出的开口的工序；通过蚀刻来形成从源区通过接触区的开口内而延伸至漂移区的沟槽的工序；及在沟槽内形成栅极绝缘膜及栅电极的工序。