[发明专利]FINFET器件及其形成方法有效
申请号: | 201711339166.6 | 申请日: | 2017-12-14 |
公开(公告)号: | CN108807270B | 公开(公告)日: | 2021-03-30 |
发明(设计)人: | 李春霆;吴璧雰;卢仁祥;张志豪 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H01L21/8234 | 分类号: | H01L21/8234;H01L21/336;H01L27/088 |
代理公司: | 北京德恒律治知识产权代理有限公司 11409 | 代理人: | 章社杲;李伟 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 方法包括形成在隔离区域之上延伸的鳍。在鳍上方形成具有第一侧壁和与第一侧壁相对的第二侧壁的牺牲栅极堆叠件。在牺牲栅极堆叠件的第一侧壁上形成第一间隔件。在牺牲栅极堆叠件的第二侧壁上形成第二间隔件。在牺牲栅极堆叠件、第一间隔件和第二间隔件上方形成其中具有开口的图案化掩模层。图案化掩模层沿着第一间隔件的顶面和侧壁延伸。第二间隔件通过图案化掩模层中的开口暴露。使用图案化掩模层、牺牲栅极堆叠件、第一间隔件和第二间隔件作为组合掩模来图案化鳍以在鳍中形成凹槽。在凹槽中外延生长源极/漏极区域。本发明的实施例还涉及FinFET器件及其形成方法。 | ||
搜索关键词: | finfet 器件 及其 形成 方法 | ||
【主权项】:
1.一种形成半导体器件的方法,包括:形成在隔离区域之上延伸的鳍;在所述鳍上方形成牺牲栅极堆叠件,所述牺牲栅极堆叠件具有第一侧壁和与所述第一侧壁相对的第二侧壁;在所述牺牲栅极堆叠件的所述第一侧壁上形成第一间隔件;在所述牺牲栅极堆叠件的所述第二侧壁上形成第二间隔件;在所述牺牲栅极堆叠件、所述第一间隔件和所述第二间隔件上方形成图案化掩模层,所述图案化掩模层中具有开口,所述图案化掩模层沿着所述第一间隔件的顶面和侧壁延伸,所述第二间隔件通过所述图案化掩模层中的所述开口暴露;使用所述图案化掩模层、所述牺牲栅极堆叠件、所述第一间隔件和所述第二间隔件作为组合掩模来图案化所述鳍以在所述鳍中形成凹槽;以及在所述凹槽中外延生长源极/漏极区域。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711339166.6/,转载请声明来源钻瓜专利网。
- 上一篇:集成电路装置的制造方法
- 下一篇:半导体装置的制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造