[发明专利]半导体装置的形成方法有效
| 申请号： | 201711262212.7 | 申请日： | 2017-12-04 |
| 公开（公告）号： | CN109872946B | 公开（公告）日： | 2020-12-01 |
| 发明（设计）人： | 张峰溢;刘玮鑫;林盈志;李瑞珉;林刚毅;李甫哲 | 申请（专利权）人： | 联华电子股份有限公司;福建省晋华集成电路有限公司 |
| 主分类号： | H01L21/033 | 分类号： | H01L21/033 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开一种半导体装置的形成方法，其包含以下步骤。提供一个目标层，在该目标层上形成一个掩模结构，该掩模结构包含一个第一掩模层、一个牺牲层以及一个第二掩模层，该第一掩模层与该第二掩模层包含相同的组成，但比例不同。接着，图案化该第二掩模层与该牺牲层，形成多个牺牲图案。然后，形成环绕各该牺牲图案的多个侧壁图案，再将其转移至该第一掩模层中，形成多个不贯穿该第一掩模层的多个开口。最后，以该第一掩模层作为一个蚀刻掩模图案化该目标层，而形成多个目标图案。 | ||
| 搜索关键词： | 半导体 装置 形成 方法 | ||
【主权项】：
1.一种半导体装置的形成方法，其特征在于，该半导体装置的形成方法包含：提供一个目标层；在该目标层上形成一个掩模结构，该掩模结构包含依序堆叠的一个第一掩模层、一个牺牲层以及一个第二掩模层，其中，该第一掩模层与该第二掩模层包含相同的组成，且各组成在该第一掩模层与该第二掩模层内的比例不同；图案化该第二掩模层与该牺牲层，形成多个牺牲图案；形成分别环绕各该牺牲图案的多个侧壁图案；将该些侧壁图案转移至该第一掩模层中，而在该第一掩模层内形成多个不贯穿该第一掩模层的多个开口；以及在完全移除该些侧壁图案后，以该第一掩模层及该些开口作为一个蚀刻掩模图案化该目标层，而在该目标层形成多个目标图案。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司;福建省晋华集成电路有限公司，未经联华电子股份有限公司;福建省晋华集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201711262212.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
