[发明专利]半导体互连结构及其制备方法在审
申请号: | 201711155061.5 | 申请日: | 2017-11-20 |
公开(公告)号: | CN107946234A | 公开(公告)日: | 2018-04-20 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 睿力集成电路有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768;H01L23/532 |
代理公司: | 上海光华专利事务所(普通合伙)31219 | 代理人: | 余明伟 |
地址: | 230000 安徽省合肥市*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体互连结构及其制备方法。制备方法包括步骤1)提供一衬底,衬底内形成有至少一个需进行金属填充的接触孔,接触孔具有孔侧壁和孔底部;2)于衬底的上表面及接触孔的孔侧壁和孔底部上形成金属成核层;3)在第一温度条件下于成核层上沉积第一金属层;4)在第二温度条件下于第一金属层上沉积第二金属层,其中,第二温度大于第一温度。采用本发明的半导体互连结构的制备方法制备的半导体互连结构的各个膜层之间的黏合更为紧密,且没有孔洞,因此最终填充完成的接触孔的整体电阻率下降,能避免因孔洞和高电阻导致器件的断路、接触不良甚至器件失效等问题,从而有效提高器件性能和生产良率,降低生产成本。 | ||
搜索关键词: | 半导体 互连 结构 及其 制备 方法 | ||
【主权项】:
一种半导体互连结构的制备方法,其特征在于,包括如下步骤:1)提供一衬底,所述衬底内形成有至少一个需进行金属填充的接触孔,所述接触孔具有孔侧壁和孔底部;2)于所述衬底的上表面及所述接触孔的所述孔侧壁和所述孔底部上形成金属成核层;3)在第一温度条件下于所述成核层上沉积第一金属层;其中,所述第一金属层覆盖所述成核层,所述第一金属层包括位于所述孔底部的第一部位以及位于所述孔侧壁且连接所述第一部位的第二部位,所述第一部位在垂直向的厚度和所述第二部位在水平向的厚度的两者比值大于等于1,并且所述第一部位在垂直向的厚度小于等于所述接触孔的垂直向深度的二分之一;4)在第二温度条件下于所述第一金属层上沉积第二金属层,所述第二金属层填满所述接触孔在形成所述第一金属层后的空隙,沉积所述第二金属层的材料与沉积所述第一金属层的材料相同,所述第二温度大于所述第一温度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于睿力集成电路有限公司,未经睿力集成电路有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711155061.5/,转载请声明来源钻瓜专利网。
- 上一篇:半导体结构及其制备方法
- 下一篇:改善超薄铝铜薄膜表面粗糙度的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造