[发明专利]一种改善闪存单元的工艺集成方法有效
申请号: | 201711099991.3 | 申请日: | 2017-11-09 |
公开(公告)号: | CN107887390B | 公开(公告)日: | 2020-06-16 |
发明(设计)人: | 田志;蔡彬;殷冠华;陈昊瑜 | 申请(专利权)人: | 上海华力微电子有限公司 |
主分类号: | H01L27/11517 | 分类号: | H01L27/11517 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 智云 |
地址: | 201203 上海市*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提出一种改善闪存单元的工艺集成方法,包括:器件离子注入形成衬底结构;依次沉积闪存氧化层、浮栅多晶硅层和氮化硅层;形成浅沟槽隔离结构并在其中沉积氧化硅层;进行预清洗处理,刻蚀去除部分氮化硅层以及浅沟槽隔离结构中的部分氧化硅层,露出浮栅多晶硅尖角;氧化露出的浮栅多晶硅尖角,使尖角处圆滑;进行刻蚀处理,去除浅沟槽隔离结构中的部分氧化硅层,同时去除用于浮栅多晶硅尖角圆化的氧化硅;刻蚀去除所述氮化硅层直至露出所述浮栅多晶硅层。本发明利用增加的氧化硅将浮栅极的尖角提前圆弧化,同时实现浮栅极尖角的圆弧化和闪存单元浮栅极顶部未受损伤的闪存单元,从而为继续缩减的闪存单元提供了另一种优化的方法。 | ||
搜索关键词: | 一种 改善 闪存 单元 工艺 集成 方法 | ||
【主权项】:
一种改善闪存单元的工艺集成方法,其特征在于,包括下列步骤:器件离子注入形成衬底结构;在上述结构上依次沉积闪存氧化层、浮栅多晶硅层和氮化硅层;在上述结构上形成浅沟槽隔离结构并在其中沉积氧化硅层;对上述结构进行预清洗处理,刻蚀去除部分氮化硅层以及浅沟槽隔离结构中的部分氧化硅层,露出浮栅多晶硅尖角;氧化露出的浮栅多晶硅尖角,使尖角处圆滑;对上述结构进行刻蚀处理,去除浅沟槽隔离结构中的部分氧化硅层,同时去除用于浮栅多晶硅尖角圆化的氧化硅;刻蚀去除所述氮化硅层直至露出所述浮栅多晶硅层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司,未经上海华力微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201711099991.3/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的