[发明专利]一种改善闪存单元的工艺集成方法

说明书

本发明提出一种改善闪存单元的工艺集成方法，包括：器件离子注入形成衬底结构；依次沉积闪存氧化层、浮栅多晶硅层和氮化硅层；形成浅沟槽隔离结构并在其中沉积氧化硅层；进行预清洗处理，刻蚀去除部分氮化硅层以及浅沟槽隔离结构中的部分氧化硅层，露出浮栅多晶硅尖角；氧化露出的浮栅多晶硅尖角，使尖角处圆滑；进行刻蚀处理，去除浅沟槽隔离结构中的部分氧化硅层，同时去除用于浮栅多晶硅尖角圆化的氧化硅；刻蚀去除所述氮化硅层直至露出所述浮栅多晶硅层。本发明利用增加的氧化硅将浮栅极的尖角提前圆弧化，同时实现浮栅极尖角的圆弧化和闪存单元浮栅极顶部未受损伤的闪存单元，从而为继续缩减的闪存单元提供了另一种优化的方法。

技术领域

本发明涉及半导体集成电路制造领域，且特别涉及一种改善闪存单元的工艺集成方法。

背景技术

闪存由于其具有高密度，低价格，和电可编程，擦除的优点已被广泛作为非易失性记忆体应用的最优选择。目前闪存单元主要是在65纳米技术节点进行，随着对大容量闪存的要求，利用现有技术节点，每片硅片上的芯片数量将会减少。同时新的技术节点的日益成熟，也促使闪存单元用高节点的技术进行生产。意味着需要将闪存单元的尺寸进行缩减，按照原有结构进行的闪存单元的有源区宽度和沟道的长度的缩减，会影响闪存单元之间的互扰，同时由于尺寸的缩减，原有结构已经不能满足要求。现在发展的45纳米闪存单元使用自对准的有源区，将浮栅极和有源区做成同样的尺寸，从而可以实现降低的闪存单元之间的互扰，从而为进一步缩减提供了可能性。但是在多晶硅栅极的形成过程中，通常使用以下两种方法：

方法1：氮化硅去除+闪存单元打开(湿法+干法)

优点：浮栅极的尖角由于氮化硅提前去除和湿法提前打开，而被干法刻蚀，圆滑，不会有后续尖角的高电场诱导的电子丢失问题。

缺点：氮化硅去除后，闪存区打开去除氧化硅，对于浮栅极表面影响，表面氧化再去除后的均匀性变差。(由于浮栅极是多晶硅，晶界处影响较大)

方法2：闪存单元打开(湿法+干法)+氮化硅去除_

优点：氮化硅后去除，可以避免前面闪存单元打开过程中对于浮栅极多晶硅的损伤。

缺点：浮栅极的尖角由于氮化硅未去除，不能露出，导致浮栅极的尖角不能圆化，后续高电场容易积累，有电荷丢失风险。

这两种方法不能同时实现浮栅极尖角的圆弧化和闪存浮栅极顶部被干法刻蚀损伤的问题。

发明内容

本发明提出一种改善闪存单元的工艺集成方法，利用增加的氧化硅将浮栅极的尖角提前圆弧化，同时实现浮栅极尖角的圆弧化和闪存单元浮栅极顶部未受损伤的闪存单元，从而为继续缩减的闪存单元提供了另一种优化的方法。

为了达到上述目的，本发明提出一种改善闪存单元的工艺集成方法，包括下列步骤：

器件离子注入形成衬底结构；

在上述结构上依次沉积闪存氧化层、浮栅多晶硅层和氮化硅层；

在上述结构上形成浅沟槽隔离结构并在其中沉积氧化硅层；

对上述结构进行预清洗处理，刻蚀去除部分氮化硅层以及浅沟槽隔离结构中的部分氧化硅层，露出浮栅多晶硅尖角；

氧化露出的浮栅多晶硅尖角，使尖角处圆滑；

对上述结构进行刻蚀处理，去除浅沟槽隔离结构中的部分氧化硅层，同时去除用于浮栅多晶硅尖角圆化的氧化硅；

刻蚀去除所述氮化硅层直至露出所述浮栅多晶硅层。

进一步的，所述浅沟槽隔离结构中的氧化硅层刻蚀采用各向同性的湿法刻蚀。

进一步的，所述氮化硅层刻蚀采用干法刻蚀。