[发明专利]具有可作为高速缓存存储器或神经网络单元存储器操作的存储器阵列的处理器有效
| 申请号： | 201710947168.7 | 申请日： | 2017-10-12 |
| 公开（公告）号： | CN108133269B | 公开（公告）日： | 2020-08-25 |
| 发明（设计）人： | G·葛兰·亨利;道格拉斯·R·瑞德 | 申请（专利权）人： | 上海兆芯集成电路有限公司 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063;G06F3/06 |
| 代理公司： | 北京律诚同业知识产权代理有限公司 11006 | 代理人： | 梁挥;钟强 |
| 地址： | 201203 上海市张*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种处理器，包括模式指示器、多个处理核心及神经网络单元(NNU)，所述神经网络单元包括存储器阵列、神经处理单元(NPU)的阵列、高速缓存控制逻辑电路及选择逻辑电路，所述选择逻辑电路被配置为选择性地将多个NPU和所述高速缓存控制逻辑电路耦合到所述存储器阵列。当模式指示器指示第一模式时，所述选择逻辑电路使得所述多个NPU能够从所述存储器阵列读取神经网络权重，以使用所述权重来执行计算。当模式指示器指示第二模式时，选择逻辑电路使得所述多个处理核心能够通过所述高速缓存控制逻辑电路访问作为高速缓存存储器的所述存储器阵列。 | ||
| 搜索关键词： | 具有 作为 高速缓存 存储器 神经网络 单元 操作 阵列 处理器 | ||
【主权项】：
一种处理器，包括：模式指示器；多个处理核心；及神经网络单元(NNU)，所述神经网络单元包括：存储器阵列；神经处理单元(NPU)的阵列；高速缓存控制逻辑电路；及选择逻辑电路，所述选择逻辑电路被配置为选择性地将多个NPU和所述高速缓存控制逻辑电路耦合到所述存储器阵列；其中当所述模式指示器指示第一模式时，所述选择逻辑电路使得所述多个NPU能够从所述存储器阵列读取神经网络权重，以使用所述权重来执行计算；及其中当所述模式指示器指示第二模式时，所述选择逻辑电路使得所述多个处理核心能够通过所述高速缓存控制逻辑电路访问作为高速缓存存储器的所述存储器阵列。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海兆芯集成电路有限公司，未经上海兆芯集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710947168.7/，转载请声明来源钻瓜专利网。
- 上一篇：具有存储器阵列的处理器
- 下一篇：卷积神经网络加速方法及装置
