[发明专利]半导体封装的制造方法有效
申请号: | 201710822001.8 | 申请日: | 2017-09-13 |
公开(公告)号: | CN107887283B | 公开(公告)日: | 2023-03-31 |
发明(设计)人: | 金永奭 | 申请(专利权)人: | 株式会社迪思科 |
主分类号: | H01L21/56 | 分类号: | H01L21/56;H01L23/552;H01L23/31 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 于靖帅;乔婉 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 提供半导体封装的制造方法,实现由密封树脂层进行了密封的半导体芯片的上表面和侧面上的屏蔽层的膜厚的均匀化。具有:接合工序(S1),将多个半导体芯片胶接在布线基板上的由交叉的间隔道划分的多个区域中;密封基板制作工序(S2),向胶接有该多个半导体芯片的该布线基板的正面侧提供密封剂而统一进行密封,制作密封基板;单片化工序(S3),沿着该密封基板上的与间隔道对应的区域进行切削而进行单片化,以使密封芯片具有上表面和比该上表面大的下表面并且具有从该上表面朝向该下表面倾斜的侧面;以及屏蔽层形成工序(S4),在该多个密封芯片的该上表面和该侧面上形成导电性屏蔽层。 | ||
搜索关键词: | 半导体 封装 制造 方法 | ||
【主权项】:
一种半导体封装的制造方法,制造由密封剂进行了密封的半导体封装,其中,该半导体封装的制造方法具有如下的工序:接合工序,将多个半导体芯片胶接在布线基板上的由交叉的多条分割预定线划分的多个区域中;密封基板制作工序,向胶接有该多个半导体芯片的该布线基板的正面侧提供密封剂而统一进行密封,制作密封基板;单片化工序,沿着与该布线基板上的该分割预定线对应的区域对该密封基板进行切削而进行单片化,以使该密封的半导体芯片具有上表面和比该上表面大的下表面,并且具有从该上表面朝向该下表面倾斜的侧壁;以及屏蔽层形成工序,在该多个密封的半导体芯片的该上表面和该侧壁上形成导电性屏蔽层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社迪思科,未经株式会社迪思科许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201710822001.8/,转载请声明来源钻瓜专利网。
- 上一篇:一种光发射器及光模块
- 下一篇:一种基于光子计数的弱光通信接收机及通信方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造