[发明专利]包含具有低带隙包覆层的沟道区的非平面半导体器件有效
| 申请号： | 201710815642.0 | 申请日： | 2013-06-11 |
| 公开（公告）号： | CN107768426B | 公开（公告）日： | 2021-06-08 |
| 发明（设计）人： | M·拉多萨夫列维奇;G·杜威;B·舒-金;D·巴苏;S·K·加德纳;S·苏里;R·皮拉里塞泰;N·慕克吉;H·W·田;R·S·周 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L29/06 | 分类号： | H01L29/06;H01L29/201;H01L29/40;H01L29/423;H01L29/775;H01L29/78;H01L29/786;B82Y10/00;B82Y40/00 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 邬少俊;王英 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 描述了一种包含低带隙包覆层的沟道区的非平面半导体器件。例如，半导体器件包括被设置在衬底上方的由多条纳米线构成的竖直排列。每一条纳米线包括具有第一带隙的内部区域和包围所述内部区域的外部包覆层。所述包覆层具有第二较低带隙。栅叠置体被设置在所述纳米线中的每一条纳米线的所述沟道区上并且完全包围所述纳米线中的每一条纳米线的所述沟道区。所述栅极叠置体包括被设置在所述包覆层上并且包围所述包覆层的栅极电介质层和被设置在所述栅极电介质层上的栅极电极。源极区和漏极区被设置在所述纳米线的所述沟道区的任一侧上。 | ||
| 搜索关键词： | 包含 具有 低带隙包 覆层 沟道 平面 半导体器件 | ||
【主权项】：
一种集成电路结构，包括：位于衬底上方的多条纳米线，每一条纳米线都包括具有第一带隙的内部区域和包围所述内部区域的外部包覆层，所述包覆层具有第二较窄带隙；位于所述纳米线中的每一条纳米线的沟道区上并且完全包围所述纳米线中的每一条纳米线的沟道区的栅极叠置体，所述栅极叠置体包括位于所述包覆层上并且包围所述包覆层的栅极电介质层和位于所述栅极电介质层上的栅极电极；以及位于所述纳米线的两侧上的嵌入的源极区和嵌入的漏极区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710815642.0/，转载请声明来源钻瓜专利网。
- 上一篇：半导体装置以及半导体装置的制造方法
- 下一篇：半导体装置
- 同类专利
- 专利分类
