[发明专利]工程计算机内存综合管理系统在审
| 申请号： | 201710663237.1 | 申请日： | 2017-08-05 |
| 公开（公告）号： | CN109388587A | 公开（公告）日： | 2019-02-26 |
| 发明（设计）人： | 肖训书 | 申请（专利权）人： | 肖训书 |
| 主分类号： | G06F12/0862 | 分类号： | G06F12/0862 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 510619 广东省广州市荔*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种工程计算机内存综合管理系统，该缓存系统包括一个以上的缓存线，且每个缓存线均包含有一个或多个数据字，同时每个缓存线都有一个命中Hit标识位，所述缓存线的数据字为当前正在使用的或预取的；其管理步骤为：在缓存线装载时，其命中Hit标识位被置为0；在缓存线命中时，命中Hit标识位被置为1；替换时，首先替换命中Hit标识位为0的缓存线，再替换命中Hit标识位为1的缓存线。本发明能确保CPU系统具有指令和数据的预取能力，能在指令和数据被真实使用前，提前发出请求从内存或者其他存储机构将指令和数据取回到CPU中，能显著的提高运算速度。 | ||
| 搜索关键词： | 缓存线 标识位 命中 内存 替换 综合管理系统 工程计算机 指令 预取 存储机构 管理步骤 缓存系统 数据字 运算 装载 | ||
【主权项】：
1.一种工程计算机内存综合管理系统，其特征在于：该缓存系统包括一个以上的缓存线，且每个缓存线均包含有一个或多个数据字，同时每个缓存线都有一个命中Hit标识位，所述缓存线的数据字为当前正在使用的或预取的；其管理步骤为：在缓存线装载时，其命中Hit标识位被置为0；在缓存线命中时，命中Hit标识位被置为1；替换时，首先替换命中Hit标识位为0的缓存线，再替换命中Hit标识位为1的缓存线。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于肖训书，未经肖训书许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710663237.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 一种数据预取方法和装置-201510426949.2
- 宋风龙;姚骏;张广飞 - 华为技术有限公司
- 2015-07-20 - 2019-11-05 - G06F12/0862
- 本发明实施例公开了一种数据预取方法和装置，该方法可包括：在接收到上一层模块发送的访存请求时，判断所述访存请求所访问的数据块是否满足预先设置的推送条件；若所述数据块满足所述推送条件时，从所述数据块所在的下一级存储中读取所述数据块，并将所述数据块推送到所述上一层模块。本发明实施例可以提高数据预取的效率。
- 一种设备内存管理单元的预取方法、装置及系统-201810365984.1
- 刘弋波;张庆 - 珠海全志科技股份有限公司
- 2018-04-23 - 2019-10-29 - G06F12/0862
- 本发明公开了一种设备内存管理单元的预取方法、装置及系统，该方法包括：获取设备发出的第一类虚拟地址；根据第一类虚拟地址，确定第二类虚拟地址，其中，第二类虚拟地址为：与第一类虚拟地址对应的页表邻近的预取页表的虚拟地址；根据第二类虚拟地址，向内存发送读取预取页表的请求。本发明通过获取设备访问内存行为，计算出将来可能会被使用的页表，提前从内存中取到并装载到TLB中去，当相应的页表真正被使用时无需再从内存中读取，提高了IOMMU的工作效率，且原理简单方便实现。
- 基于高速缓存的功率节省-201480042869.0
- J·E·马罗尼;H·C·乐 - 西部数据技术公司
- 2014-07-29 - 2019-10-08 - G06F12/0862
- 本发明涉及节省功率的方法和设备。在一些实施例中，设备是电池供电的存储设备。本发明采用大型高速缓存以及主动的高速缓存算法来从存储介质(硬盘或SSD)供应数据或者将数据写到存储介质。高速缓存提供了有效的位置，从所述有效的位置供应数据，尤其是多媒体。在一个实施例中，算法基于由大型高速缓存提供的预期的空闲时间的量来确定何时将驱动器放置于较低功率状态，例如，空闲或者待机。
- 相互节流的通信预取器-201510278099.6
- 罗德尼.E.虎克;约翰.M.吉尔 - 威盛电子股份有限公司
- 2015-05-27 - 2019-09-17 - G06F12/0862
- 本发明涉及一种相互节流的通信预取器。一种微处理器包括根据第一算法将数据预取到微处理器的第一硬件数据预取器。该微处理器还包括根据第二算法将数据预取到微处理器的第二硬件数据预取器，其中第一算法与第二算法不同。第二预取器检测到其正在以超过第一预定速率的速率根据第二算法将数据预取到微处理器，并且作为响应，向第一预取器发送节流指示。第一预取器响应于从第二预取器接收到节流指示而以低于第二预定速率的速率根据第一算法将数据预取到微处理器。
- 数据预先提取方法及使用此方法的装置-201610952199.7
- 陈晨 - 上海兆芯集成电路有限公司
- 2016-10-27 - 2019-09-17 - G06F12/0862
- 数据预先提取方法及使用此方法的装置。本发明的实施例提出一种数据预先提取方法，至少包含以下步骤。并行地分别从第一及第二载入/存储队列接收第一读取请求以及第二读取请求。并行地分别取得第一读取请求的第一高速缓存线编号和第一偏移量及第二读取请求的第二高速缓存线编号和第二偏移量。从一高速缓存线寄存器取得一第三高速缓存线编号以及从偏移量寄存器取得第三偏移量。依据第一至第三高速缓存线编号以及第一至第三偏移量，判断是否形成偏移量趋势。当形成偏移量趋势时，驱动第一级数据高速缓存器预先提取高速缓存线的数据。
- 对被存储在闪存存储器中的数据的推测性预取-201480072501.9
- C·J·萨考纳;S·奥哈尔沃 - 苹果公司
- 2014-12-31 - 2019-09-17 - G06F12/0862
- 本发明公开了一种用于数据存储的方法，该方法包括保持用于在存储设备中读出的推测性读出模式的定义，其中该存储设备被请求以读取具有数据单元尺寸的数据单元，并且作为响应，该存储设备检索包含数据单元并且具有大于数据单元尺寸的存储页面尺寸的存储页面，并保留该存储页面以为后续请求作准备。协调对推测性读出模式的激活。使用推测性读出模式来执行读出命令。
- 针对小文件的二级缓存预取的云存储框架及构建方法-201611001521.4
- 朱东杰;张凯;王琦;李从生;陈金昌;杜海文;赵奇隆;王子健;董爽爽;王希光 - 哈尔滨工业大学（威海）;威海翰宝网络科技有限公司
- 2016-11-14 - 2019-09-03 - G06F12/0862
- 公开了针对小文件的二级缓存预取的云存储框架及构建方法，其中云存储框架包括：对象存储器、关联性计算模块、数据合并模块、存储节点缓存模块和代理节点缓存模块。本发明首先计算不同对象之间的关联性，并将关联度高的对象合并为一个数据集合，通过对这些数据集合进行缓存来达到数据预取的目的。一方面可以将随机磁盘访问转变为连续磁盘访问，提高存储系统的效率；另一方面通过一次性将对象集合转入代理节点缓存模块进行预读，能够节省网络开销；另外将关联度高的小文件合并也减少了元数据的数量，减少对象访问时元数据的操作时间。
- 一种基于N-gram算法的多通道按需预取设计方法-201910454527.4
- 姚倩;齐芳;王国军 - 中南大学
- 2019-05-29 - 2019-08-30 - G06F12/0862
- 本发明旨在解决面向网络计算的新一代操作系统中软件的按需动态部署模式中的预取算法必须拥有极高的命中率的关键性问题，涉及计算机科学领域自然语言处理中的N‑gram算法，尤其涉及一种基于N‑gram算法的多通道按需预取机制。其主要技术方案为首先统计操作序列并写入到频度统计表中；然后主要根据N‑gram算法、一个软件被划分成的所有软件模块和预取轮次来决定预取机制；最后在实际预取过程中，设定应遵循的原则，并按照预取序列依次预取。
- 磁盘页面的读取方法和装置-201710001924.7
- 李海翔;宋晓眉 - 北京华胜信泰数据技术有限公司;华胜信泰信息产业发展有限公司
- 2017-01-03 - 2019-08-23 - G06F12/0862
- 本发明涉及一种磁盘页面的读取方法和装置。所述方法包括：接收数据库操作指令，并从页面缓冲池中查找所述数据库操作指令所需的页面；若未在页面缓冲池中查找到所述页面，则根据所述数据库操作指令类型判断是否属于预设数据库操作指令类型集合中的一种；若所述数据库操作指令类型属于预设数据库操作指令类型集合中的一种，则根据数据库操作指令类型确定需要预读取的页面数量；根据需要预读取的页面的数量，从磁盘中读取需要预读取的页面。利用本发明可使得预读取的页面数量适当，降低了页面缓冲池资源的非必要占用并提高了磁盘读取效率。
- 一种缓存预取的方法和系统-201910323046.X
- 王卓君;付浩 - 北京电子工程总体研究所
- 2019-04-22 - 2019-07-26 - G06F12/0862
- 本申请提供了一种缓存预取的方法和系统，该方法的步骤包括：根据用户访问序列的聚簇构建预测模型；利用预测模型对当前输入的用户路径进行比对，预测该用户即将访问的下一个Web页面。本申请所述技术方案在构建对Web页面的预测模型时考虑了用户行为模式的因素，使得模型的影响参数更加全面和精确，从而提升了利用模型进行预测时的准确率，同时通过将部分访问序列聚类的方式，节省了内存空间，大大提升了服务器的工作效率，带给用户更好的使用体验。
- 管理高速缓冲存储器的系统和方法-201510268801.0
- P·D·卡兰迪卡;M·莫迪;H·桑葛维;V·伊斯沃兰;P·Y·A·尚卡尔;R·古拉蒂;N·南丹;S·达斯 - 德克萨斯仪器股份有限公司
- 2015-05-25 - 2019-07-09 - G06F12/0862
- 本发明涉及管理高速缓冲存储器的系统和方法。一种系统(500)包括第一和第二处理组件(508和510)、基于限定符的分离器组件(502)、第一和第二可配置高速缓冲存储器元件(514和516)以及仲裁器组件(504)。第一数据处理组件(508)生成针对存储器(520)内的第一位置处的第一部分数据的第一请求。第二数据处理组件(510)生成针对存储器(520)内的第二位置处的第二部分数据的第二请求。基于限定符的分离器组件(502)基于限定符路由第一请求和第二请求。第一可配置高速缓冲存储器元件(514)启用或禁用预取存储器(520)的第一区域内的数据。第二可配置高速缓冲存储器元件(516)启用或禁用预取存储器(520)的第二区域内的数据。仲裁器组件(504)将第一请求和第二请求路由到存储器(520)。
- 数据访问预测方法和装置-201711394519.2
- 李兴亮 - 华为技术有限公司
- 2017-12-21 - 2019-06-28 - G06F12/0862
- 本申请实施例提供一种数据访问预测方法和装置，可以根据存储设备的每个存储单元所存储的数据的数据特征，为存储设备的每个存储单元建立一个数据子集树，使得存储设备可以以数据子集树中的叶子子集为粒度进行预取操作，可以提高存储设备执行预取操作的概率，从而可以提高存储设备的数据访问效率。另外，存储设备可以以叶子子集中数据的访问顺序，预取主机下一次要在叶子子集中读取的数据，可以提高存储设备预取主机下一次要在叶子子集中读取的数据的准确率，进一步提高了存储设备的数据访问效率。
- 具备多种替换策略的组相联高速缓存存储器-201510796669.0
- 罗德尼·E·虎克;柯林·艾迪;道格拉斯·R·瑞德;约翰·麦可·吉尔 - 上海兆芯集成电路有限公司
- 2015-11-18 - 2019-06-11 - G06F12/0862
- 本发明提供一种组相关联快取内存，包括：具有存储组件的阵列，其被布置为M个集合与N个分路；分配单元，用以分配所述阵列的存储组件以因应于在所述快取内存中未命中的内存访问，其中所述内存访问的每一个选取所述M个集合中的一个集合；包裹指定符，用于多个包裹中的每一个包裹，所述包裹指定符用以指定:包含于所述包裹的N个分路的分路子集，其中关联于选定集合的包裹的分路子集相互排斥；以及多个预定替换方案中且关联于所述包裹的其中一个替换方案；以及其中对于每个所述内存访问来说，所述分配单元:选取所述多个包裹的其中一个包裹的包裹指定符以因应于所述内存访问；以及使用关联于所述包裹的替换方案来分配所述包含于包裹的被选取集合的N个分路中的子集。
- 存储器控制器、存储器系统以及存储器系统的操作方法-201810802891.0
- 金敏基 - 爱思开海力士有限公司
- 2018-07-20 - 2019-06-07 - G06F12/0862
- 本发明提供一种存储器控制器、存储器系统以及该存储器系统的操作方法。存储器控制器可以控制存储器装置的操作。存储器控制器可以包括读取请求缓冲器、命令发生器和读取请求监控器。读取请求缓冲器可以被配置为从主机接收读取请求。命令发生器可以被配置为从读取请求缓冲器接收读取请求并且基于所接收的读取请求生成读取命令。读取请求监控器可以被配置为从读取请求缓冲器接收与读取请求有关的读取请求信息并且基于读取请求的流ID确定读取请求是否是顺序读取请求。
- 微处理器、用于预取数据的方法及非暂态计算机用介质-201610514143.3
- 罗德尼.E.虎克;柯林.艾迪 - 威盛电子股份有限公司
- 2016-07-01 - 2019-05-31 - G06F12/0862
- 选择性预取物理接续快取线至包含被载入分页表的快取线。本发明提供一种微处理器，包括一转译查询缓冲器、第一要求、硬件逻辑以及第二要求。第一要求载入一分页表项目至微处理器，以响应未在转译查询缓冲器找到一虚拟地址，被要求的分页表项目被包含于一分页表，分页表包括多个快取线，该等快取线包括一第一快取线，第一快取线包括被要求的分页表项目。硬件逻辑决定物理接续第一快取线的一第二快取线是否在分页表之外。第二要求预取第二快取线至微处理器，第二要求至少基于硬件逻辑所作的决定而被选择性产生。
- 一种数据的预取方法及装置-201511027094.2
- 毕波 - 华为技术有限公司
- 2015-12-31 - 2019-05-28 - G06F12/0862
- 本发明实施例提供一种数据的预取方法及装置，涉及计算机领域，能够通过执行一条预取指令实现将多个离散的数据预取到高速缓冲存储器中，节省了处理器资源，降低软件开发的复杂度。该预取方法包括：中央处理器CPU获取预取指令，其中，预取指令包括地址列表信息的标识，预取指令用于触发CPU将内存中的至少两个待预取数据预取到高速缓冲存储器中，至少两个待预取数据为离散数据；CPU根据地址列表信息的标识，获取地址列表信息；CPU根据地址列表信息，将内存中的至少两个待预取数据预取到高速缓冲存储器中。
- 一种多路顺序流的检测方法及装置-201610643540.0
- 王永刚 - 浪潮（北京）电子信息产业有限公司
- 2016-08-08 - 2019-05-28 - G06F12/0862
- 本发明公开了一种多路顺序流的检测方法及装置，通过接收IO数据访问的请求；查找历史IO中是否有与当前IO的访问位置连续的IO，历史IO包含预设个数通过数组形式保存的IO信息；如果有，则将历史IO与当前IO合并，更新访问位置以及连续访问长度信息，把合并后的IO移到LRU链表的尾部；判断更新后的连续访问长度是否大于预设阈值；如果是，则认定为顺序IO流。本发明所提供的多路顺序流的检测方法及装置，不仅能够识别单路的顺序流，而且能够很好的识别多路并发访问的顺序流。为具有缓存预读功能、SSD Cache功能的存储系统提供一种多路顺序流的识别方法，有效提高了系统的整体性能。
- 一种数据预取方法及装置、微处理器-201710952222.7
- 巴萨博·慕克吉 - 展讯通信（上海）有限公司
- 2017-10-13 - 2019-04-23 - G06F12/0862
- 一种数据预取方法及装置、微处理器，所述方法包括：对于具有存储器访问需求的程序，统计所述程序的存储器访问流的长度；根据所述存储器访问流的长度确定前瞻距离，其中，所述前瞻距离与所述存储器访问流的长度呈正比；根据所述前瞻距离从所述存储器中预取数据。通过本发明的技术方案能够根据程序的存储器访问流的长度动态调整前瞻距离，并基于调整后的前瞻距离进行数据预取，以有效减少程序的运行时间，降低功率消耗。
- 一种数据预触发采集方法-201811475667.1
- 陈刚;李坤贺;张自圃;周凯 - 中国兵器装备集团自动化研究所
- 2018-12-04 - 2019-04-09 - G06F12/0862
- 本发明公开了一种数据预触发采集方法，所述方法包括：步骤1：处理器设置采集参数，处理器向FPGA发送数据预触发采集命令；步骤2：FPGA基于接收到的数据预触发采集命启动数据采集，FPGA将接收到的数字信号循环写入存储器RAM中，当产生触发标志时，FPGA控制逻辑记录当前写地址，同时开始对写入数据的个数进行计数，待写入数据个数达到预设要求时，停止写入数据；步骤3：FPGA通知处理器从存储器RAM中读取数据；使用FPGA完成所有触发控制和数据处理，处理器只负责读取数据，可减少处理器负担。
- 处理器及其高速缓存存储器和高速缓存存储器的操作方法-201510795138.X
- 道格拉斯·R·瑞德 - 上海兆芯集成电路有限公司
- 2015-11-18 - 2019-03-15 - G06F12/0862
- 一种高速缓存存储器具有一个2^N组的数组而每一组具有多个卷标且每一卷标为X比特以及2^W路。一个输入端接收一个为Q比特的内存地址[(Q‑1):0]，其具有卷标内存地址[(Q‑1):(Q‑X)]以及索引内存地址[(Q‑X‑1):J]。Q是至少为(N+J+X‑1)的整数。组选取逻辑使用索引以及卷标的最低有效比特选取一个组，比较逻辑把卷标中除了最低有效比特之外的所有比特对照于所选取组中的每一卷标中除了最低有效比特之外的所有比特，并且若对照结果为匹配则标示为命中，若反之，则当操作在第一模式之下的时候分配逻辑分配至所选取组的任一2^W路，且当操作在第二模式之下的时候分配至所选取组的2^W路的一个子组。所述的子组由卷标的比特限定。
- 取决于模式而可动态配置的高速缓存存储器-201510796862.4
- 道格拉斯·R·瑞德 - 上海兆芯集成电路有限公司
- 2015-11-18 - 2019-03-15 - G06F12/0862
- 一种高速缓存存储器存储了2^J字节的高速缓存线并且包含了2^N组的数组，每一组含有每个为X比特的多个卷标，一个输入端接收一个为Q比特的内存地址，内存地址[(Q‑1):0]，其具有卷标内存地址[(Q‑1):(Q‑X)]以及索引内存地址[(Q‑X‑1):J]。Q是至少为(N+J+X‑1)的整数。在第一模式之下，组选取逻辑使用索引以及卷标的最低有效比特选取一个组，比较逻辑把卷标中除了最低有效比特之外的所有比特对照于所选取组中的每一卷标中除了最低有效比特之外的所有比特，并且若对照结果为匹配则标示为命中，若反之，则分配逻辑分配至所选取的组。在第二模式之下，组选取逻辑使用索引选取二个组，比较逻辑把卷标对照于所选取的二组中的每一个卷标，并且若对照结果为匹配则标示为命中，若反之，则分配至所选取的二组中的其中一组。
- 工程计算机内存综合管理系统-201710663237.1
- 肖训书 - 肖训书
- 2017-08-05 - 2019-02-26 - G06F12/0862
- 本发明公开了一种工程计算机内存综合管理系统，该缓存系统包括一个以上的缓存线，且每个缓存线均包含有一个或多个数据字，同时每个缓存线都有一个命中Hit标识位，所述缓存线的数据字为当前正在使用的或预取的；其管理步骤为：在缓存线装载时，其命中Hit标识位被置为0；在缓存线命中时，命中Hit标识位被置为1；替换时，首先替换命中Hit标识位为0的缓存线，再替换命中Hit标识位为1的缓存线。本发明能确保CPU系统具有指令和数据的预取能力，能在指令和数据被真实使用前，提前发出请求从内存或者其他存储机构将指令和数据取回到CPU中，能显著的提高运算速度。
- 多个资料预取器根据记忆体存取类型的预取效益听从其他预取器-201510810507.8
- 罗德尼·E·虎克;柯林·艾迪;道格拉斯·R·瑞德;约翰·麦可·吉尔 - 上海兆芯集成电路有限公司
- 2015-11-20 - 2019-01-29 - G06F12/0862
- 处理器包括用以根据记忆体存取预取资料的第一预取器以及根据记忆体存取预取资料的第二预取器，每一个记忆体存取与多个预定记忆体存取类型的其中之一记忆体存取类型相关联。处理器也包括用以保存第一分数以及第二分数的表格，第一分数是用以表示第一预取器根据多个预定记忆体存取类型预取资料的效益，第二分数是用以表示第二预取器根据多个预定记忆体存取类型预取资料的效益。第一以及第二预取器根据表格中的个别的分数以及相关联的记忆体存取的记忆体存取类型而选择的在预取资料时听从彼此。
- 一种新的面向刷新的内存预取控制器及方法-201711454661.1
- 李红艳;高刃;田浩;汪波;彭芸;桂超 - 湖北经济学院
- 2017-12-28 - 2019-01-18 - G06F12/0862
- 本发明公开了一种新的面向刷新的内存预取控制器及方法，所述内存预取控制器包括刷新管理器和请求调度器、模式识别器、预取器、SRAM缓存；刷新管理器：用于周期性地发出刷新请求；请求调度器：用于根据刷新管理器的刷新时序信息调度内存请求；模式识别器：用于收集一段时间内内存访问的统计信息，并输出发生概率值T和不发生概率值F，并预测缓存行，预取器：用于根据模式识别器输出的发生概率值T和不发生概率值F决定是否将预测的缓存行放入全相联的SRAM缓冲器；SRAM缓冲器：用于保存预取的缓存行。本发明通过预测刷新周期内可能被访问的数据块提前预取至指定内存空间，使得在刷新周期内，内存仍然可以服务内存请求，这样可以有效降低内存刷新开销。
- 用于存储器管理单元的命令驱动转换预取-201680014533.2
- J·E·波达艾玛;博胡斯拉夫·雷赫利克;P·C·J·维尔齐恩斯基;K·J·厄恩魏因;C·J·莫雷拉;M·瓦里亚;萨拉杰·加代尔拉布 - 高通股份有限公司
- 2016-02-24 - 2019-01-18 - G06F12/0862
- 本发明公开了用于预取装置的存储器管理单元MMU中的地址转换的方法和系统。在一实施例中，所述MMU从所述装置的上游组件接收预取命令，所述预取命令包含指令的地址；从所述装置的存储器中的转换表预取所述指令的转换；以及将所述指令的所述转换存储在与所述MMU相关联的转换高速缓冲存储器中。
- 以配置信息驱动数据访存模式匹配的片上缓存预取机制-201610317626.4
- 刘雷波;杨晨;罗凯;李兆石;尹首一;魏少军 - 清华大学
- 2016-05-12 - 2019-01-15 - G06F12/0862
- 本发明公开了一种以配置信息驱动数据访存模式匹配的片上缓存预取机制，包括：模式检测模块，用于基于可重构阵列的访存地址，检测当前执行的配置信息的预取模式；模式存储模块，用于存储预设时间段内使用的配置信息的预取模式；地址生成模块，用于根据存储的预取模式为再次在可重构阵列上执行的配置信息产生数据预取地址；模式评估模块，用于计算存储的预取模式的预取准确度，以检测出失效的预取模式并更新。本发明实施例的片上缓存预取机制，在预取准确度超过一定的阈值时，按照预取模版获取预取数据，提高了预取的准确度和性能，进一步提高了系统性能，简单易实现。
- 一种基于统计推演的期望堆栈距离快速提取方法-201511018082.3
- 季柯丞;王芹;凌明;时龙兴 - 东南大学—无锡集成电路技术研究所
- 2015-12-29 - 2019-01-04 - G06F12/0862
- 本发明公开了一种基于统计推演的期望堆栈距离快速提取方法，在借助Gem5获取目标程序访存Trace流的基础上，依照执行顺序对每次访存请求进行标号。并利用红黑树索引结构记录访存地址及标号；当重用产生时，通过将当前请求执行标号同红黑树中记录的前次访存标号相减，获取重用距离；本发明通过采样的方法，找出重用距离与基于Cache组关联的重用距离之间的转换关系，推导了重用距离分布与期望堆栈距离分布之间的转换关系。由于重用距离提取时间成本较低，且基于Cache组关联结构的期望堆栈距离分布可从上述的两次转换过程中获得。所以，本发明大幅提升了利用堆栈距离评估LRU‑Cache访存行为的速度。
- 基于高速缓存测试区域来为预取选择高速缓存老化策略-201680085089.3
- 保罗·莫耶 - 超威半导体公司
- 2016-09-15 - 2018-12-21 - G06F12/0862
- 高速缓存控制器[105]基于高速缓存[110]的不同测试区域[115,116]的访问量度来应用老化策略[111,112]至部分高速缓存，藉此每一测试区域实现不同老化策略。每一测试区域的老化策略建立高速缓存的每一条目的初始龄期值，并且特定老化策略可基于条目响应于来自处理器内核的需求请求还是响应于预取请求布置于高速缓存来设定给定条目的龄期。高速缓存控制器可将每一条目的龄期值用作其高速缓存更换策略的判据。
- 预取单元和数据预取方法-201510494634.1
- 罗德尼.E.虎克;约翰.M.吉尔 - 威盛电子股份有限公司
- 2011-03-29 - 2018-11-27 - G06F12/0862
- 一种预取单元，设置于一微处理器中，包括多个周期匹配计数器以及一控制逻辑。周期匹配计数器分别相应于不同的多个样态周期。控制逻辑用以响应于微处理器存取一存储器区块的动作，更新周期匹配计数器；根据周期匹配计数器的计数值，决定一明显的样态周期；以及根据由周期匹配计数器所决定的具有明显的样态周期的一样态，对存储器区块中的多个快取线中尚未被预取的快取线进行预取。
- 空间存储器流传输置信机制-201810355605.0
- 爱德华·A·布瑞克鲍姆;阿伦·瑞德哈克施恩 - 三星电子株式会社
- 2018-04-19 - 2018-11-23 - G06F12/0862
- 一种空间存储器流传输置信机制。描述了用于空间存储器流传输(SMS)预取引擎的设备及其制造方法、系统和方法。一方面，SMS预取引擎包括：模式历史表(PHT)，具有每个条目具有偏移列表字段和每偏移置信字段的表，其中，偏移列表字段包括针对从区域内的基础偏移值开始的偏移值的子字段，每偏移置信字段包括针对与每个偏移值相应的每偏移置信级别的子字段。当PHT条目被激活时，通过将当前存取与激活后的PHT条目的偏移列表字段中存储的偏移值进行匹配来更新与PHT条目的偏移列表字段中的每个偏移值相应的每偏移置信值。可至少按照每偏移置信级别向SMS预取引擎提供持续学习。
- 专利分类
