[发明专利]降低FinFET装置的通道区中掺质浓度的方法、装置及系统

摘要

本发明涉及降低FinFET装置的通道区中掺质浓度的方法、装置及系统，其揭露半导体装置，包括含有基材材料的半导体基材；以及设置于该基材上的多个鳍片，各鳍片包括含有该基材材料的下部区、设置于该下部区上面并含有至少一种掺质的掺质区、以及设置于该掺质区上面并含有半导体材料的通道区，其中该通道区包含小于1x 1018的掺质分子/cm3，此外还揭露用于制作此类半导体装置的方法、装置及系统。

主权项

一种方法，其包含：在包含基材材料的半导体基材上形成多个鳍片，各鳍片包括含有半导体材料的通道区；在各鳍片的至少该通道区的第一侧与第二侧上形成阻隔层；蚀刻介于各对相邻鳍片之间的该半导体基材，藉此形成各鳍片的下部区，其中，该下部区包含该基材材料；以及将至少一种掺质引入与该通道区相邻的该下部区的一部分，藉此形成设置于该下部区上面及该通道区下面的掺质区。