[发明专利]降低FinFET装置的通道区中掺质浓度的方法、装置及系统

权利要求书

1.一种方法，其包含：

在包含基材材料的半导体基材上形成多个鳍片，各鳍片包括含有半导体材料的通道区；

在各鳍片的至少该通道区的第一侧与第二侧上形成阻隔层；

蚀刻介于各对相邻鳍片之间的该半导体基材，藉此形成各鳍片的下部区，其中，该下部区包含该基材材料；以及

将至少一种掺质引入与该通道区相邻的该下部区的一部分，藉此形成设置于该下部区上面及该通道区下面的掺质区。

2.如权利要求1所述的方法，其中，该阻隔层包含氮化物。

3.如权利要求1所述的方法，其中，该半导体材料选自于硅或硅锗(SiGe)。

4.如权利要求1所述的方法，更包含：

在各对相邻鳍片之间沉积浅沟槽隔离(STI)材料，其中，该浅沟槽隔离材料的顶端至少与该掺质区的顶端一般高；以及

将该阻隔层从各鳍片移除。

5.如权利要求4所述的方法，其中，该浅沟槽隔离材料的介于各对相邻鳍片之间的宽度至少为3纳米。

6.如权利要求4所述的方法，更包含在该通道区上方形成栅极结构。

7.如权利要求1所述的方法，其中，在第一子集的鳍片中，该掺质为硼，并且在第二子集的鳍片中，该掺质为磷。

8.一种半导体装置，其包含：

包含基材材料的半导体基材；

设置于该基材上的多个鳍片，各鳍片包括含有该基材材料的下部区、设置于该下部区上面并含有至少一种掺质的掺质区、以及设置于该掺质区上面并含有半导体材料的通道区，其中，该通道区包含小于1x10¹⁸的掺质分子/cm³。

9.如权利要求8所述的半导体装置，更包含设置于各鳍片的该通道区的第一侧与第二侧上的阻隔层。

10.如权利要求9所述的半导体装置，其中，该阻隔层包含氮化物。

11.如权利要求8所述的半导体装置，其中，该半导体材料选自于硅或硅锗(SiGe)。

12.如权利要求8所述的半导体装置，更包含设置于各对相邻鳍片之间的浅沟槽隔离(STI)材料，其中，该浅沟槽隔离材料的顶端至少与该掺质区的顶端一般高。

13.如权利要求12所述的半导体装置，其中，该浅沟槽隔离材料的介于各对相邻鳍片之间的宽度至少为3纳米。

14.如权利要求8所述的半导体装置，更包含设置于该通道区上方的栅极结构。

15.如权利要求8所述的半导体装置，其中，在第一子集的鳍片中，该掺质为硼，并且在第二子集的鳍片中，该掺质为磷。

16.一种系统，其包含：

程序控制器，其组配成用来对制造系统提供用于制造半导体装置的指令集；

该制造系统，其组配成用来根据该指令集制造该半导体装置，其中，该指令集包含指令以：

在包含基材材料的半导体基材上形成多个鳍片，各鳍片包括含有半导体材料的通道区；

在各鳍片的至少该通道区的第一侧与第二侧上形成阻隔层；

蚀刻介于各对相邻鳍片之间的该半导体基材，藉此形成各鳍片的下部区，其中，该下部区包含该基材材料；以及

将至少一种掺质引入与该通道区相邻的该下部区的一部分，藉此形成设置于该下部区上面及该通道区下面的掺质区。

17.如权利要求16所述的系统，其中，该半导体装置的该通道区包含小于1x10¹⁸的掺质分子/cm³。

18.如权利要求16所述的系统，其中，该指令集更包含指令以：

在各对相邻鳍片之间沉积浅沟槽隔离(STI)材料，其中，该浅沟槽隔离材料的顶端至少与该掺质区的顶端一般高；以及

将该阻隔层从各鳍片移除。

19.如权利要求18所述的系统，其中，该指令集更包含指令以：

在该通道区上方形成栅极结构。

20.如权利要求18所述的系统，其中，该指令集包含指令以在各对相邻鳍片之间以至少3纳米的宽度形成该浅沟槽隔离材料。