[发明专利]堆叠型芯片封装结构在审
| 申请号： | 201710622262.5 | 申请日： | 2017-07-27 |
| 公开（公告）号： | CN107808878A | 公开（公告）日： | 2018-03-16 |
| 发明（设计）人： | 徐宏欣;林南君;张简上煜 | 申请（专利权）人： | 力成科技股份有限公司 |
| 主分类号： | H01L25/065 | 分类号： | H01L25/065;H01L25/18;H01L21/98 |
| 代理公司： | 北京同立钧成知识产权代理有限公司11205 | 代理人： | 马雯雯,臧建明 |
| 地址： | 中国台湾新竹县*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种堆叠型芯片封装结构，其包括第一芯片、第一端子、第一重布线路层、第一密封体、第二芯片、第二端子、第二重布线路层以及贯通柱。第一芯片包括第一主动面以及位于第一主动面上的第一接垫。第一端子位于第一接垫上。第一重布线路层电性连接至第一芯片。第一密封体密封第一芯片，并暴露出第一端子的顶面。第二芯片配置于第一重布线路层上。第二芯片包括第二主动面以及位于第二主动面上的第二接垫。第二端子位于第二接垫上。第二重布线路层电性连接至第二芯片。贯通柱电性连接至第一重布线路层以及第二重布线路层。 | ||
| 搜索关键词： | 堆叠 芯片 封装 结构 | ||
【主权项】：
一种堆叠型芯片封装结构，其特征在于，包括：第一芯片，其中所述第一芯片包括第一主动面以及位于所述第一主动面上的多个第一接垫；多个第一端子，位于所述多个第一接垫上；第一重布线路层，电性连接至所述第一芯片；第一密封体，密封所述第一芯片且暴露出各个所述多个第一端子的顶面；第二芯片，配置于所述第一密封体上，其中所述第二芯片包括第二主动面以及位于所述第二主动面上的多个第二接垫；多个第二端子，位于所述多个第二接垫上；第二重布线路层，电性连接至所述第二芯片；以及多个贯通柱，电性连接至所述第一重布线路层以及所述第二重布线路层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于力成科技股份有限公司，未经力成科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201710622262.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
